Форум разработчиков электроники ELECTRONIX.ru

Помощь - Поиск - Пользователи - Календарь

Полная версия этой страницы: overflow параметра

Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Языки проектирования на ПЛИС (FPGA)

L47

Jul 24 2017, 09:23

Здравствуйте!
подскажите пожалуйста:
каким образом правильно сказать квартусу о том, что у меня не будет превышения значения параметра после суммирования?

systemverilog

Цитата

parameter m = 640;
parameter WIDTH = $clog2(m);
parameter a = WIDTH'(192);
parameter b = WIDTH'(320);
parameter c = WIDTH'(a + b );

Golikov A.

Jul 25 2017, 06:53

parameter a - при таком объявлении, параметр а будет 32 битным
parameter [WIDTH - 1 : 0] a; - вот так должно полегчать, вроде как... ну и в общем случае сумма будет WIDTH + 1 бит. поэтому возможно параметр С надо расширить на 1 бит.
А потом, если вы уверены что превышения разрядности быть не может, при использовании из него можно брать WIDTH младших бит, или объявить еще 1 параметр в который перенести WIDTH младших бит

L47

Jul 25 2017, 09:07

Цитата(Golikov A. @ Jul 25 2017, 15:53)

А потом, если вы уверены что превышения разрядности быть не может, при использовании из него можно брать WIDTH младших бит, или объявить еще 1 параметр в который перенести WIDTH младших бит

получается вот так, но слишком громоздко:

Код

parameter m = 640;
parameter WIDTH = $clog2(m);
parameter a = WIDTH'(192);
parameter b = WIDTH'(320);
parameter c_sub = (WIDTH + 1)'(a + b);
parameter c = c_sub[WIDTH - 1:0];

Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.