Нет ли у кого моделей хорошо описывающих популярную дискретную логику в современном экономичном высокоскоростном исполнении?

Конкретно интересуют 2-входные XOR, AND и NAND, а также Инвертер/Шмитт вентили типа 74LVC, 74LVC2G, или подобные с точной симуляцией фронтов. Хочу на них блоки задержки фронтов, цепи аварийного отключения. Поэтому фронты особенно важны, затем задержки.

Если не получится найти, можно воспользоваться встроенными примитивами. Для них можно задать параметры из даташита (задержки, длительности фронтов, выходные токи, паразитные ёмкости и сопротивления). Как это сделать, можете прочитать в учебном пособии Ю.Н.Сохор "МОДЕЛИРОВАНИЕ УСТРОЙСТВ В ПАКЕТЕ LТspice/SwCAD" 2008г., на стр 26-27 или в ltwiki.

А в LTSpice-совских библиотеках не смотрели? Вот здесь - http://ltwiki.org/?title=Components_Library_and_Circuits

У всех производителей есть, TI, Nexperia, Fairchild. Все они в формате криптованных HSPICE, LTSpice отпадает.

arhiv6, спасибо. Просто поскольку я некоторые компоненты загоняю до предельной частоты, подумалось что неплохо бы иметь реалистичные модели - а потом компонент из модели и закажу.

vladec, смотрел. там их мало, и в основном старинная ТТЛ логика. А LVC и ей подобные, это low-voltage-cmos переводится, у них задержки и частоты в общем на порядок лучше, схемотехника вероятно другая. Мне они нужны в качестве буферов и линий задержки в ШИМ, поэтому...

rloc, nexperia вообще не предоставляет моделей... может только для транзисторов.
У TI Они 1)криптованые. чтоб выдали некриптованые надо как следует поклянчить. Это ограничивает их применение. 2)для современных типов только IBISы. Т.е. для логки у TI вообще только IBISы. Из ибисов я не разобрался как получать нормальную модель. Возможно кто-то делал... или просто имеет хорошо работающие функциональные модельки. Да хотя-бы 74HC исправленные под соответствие параметров.

Открыл первый попавшийся LVC04 - вроде даже некриптованный.


Переходите на AWR, работает с HSPICE, через родной Sуnopsys. LTSpice и подобные не дадут функционала симуляции с учетом печати и импедансов.


Есть модельки у TI, на любые современные ИМС. IBIS - это только эквиваленты входов-выходов по импедансам, соответственно - это линейные параметры. Для больших токов нужны нелинейные.

rloc, спасибо! не там смотрел. искал в суппорте и продакт деталях. а оказалось в мануалах.
Это не совсем модели компонентов. это проекты самосимуляции без полноценной распиновки.
Чтобы сделать из этого модель, подключаемую во внешнюю схему, нужно перелопатить 4 библиотеки их пакета, согласовывая подходящие блоки. Чем я сейчас и занят. Мучение.

AWR страшно платный. Стараюсь пользоваться тем, что разрешено на работе. А то потом объясняться. Да и переучиваться время уходит.
Да, с ВЧ точки зрения абсолютно согласен. Вы наверное в курсе, HFSS сейчас с Designer объединили, тоже можно к HSPICE подключаться, и еще точнее импедансы и задержки рассчитает. Насчет импедансов в LT можно нарисовать (и нарисованы) эквивалентные модельки линий. Но действительно, это не автоматический расчет трассы.

"Есть модельки у TI, на любые современные ИМС."
ну, на упомянутые вентили - нет. Как я заметил, TI делает модели преимущественно для аналоговых схем, операционников, драйверов всяких. Даже в примерах TINA вентили чисто синтетические.

Вот, собрал из "кубиков" кстати, может кому пригодится бикмосовский вариант конъюнкции, вентиль из 4-канальной МС TSSOP, напряжение питания прописал в параметры символа, землю наружу не выводил, хотя можно. Там столько ненужного говна было в файлах от нексперии, напихали всю филипсовскую литографичускую библиотеку, просто бесит... начинают работу чтобы упростить задачу разработчикам, но в каждом шаге запутывают.
Выбирал из-за двойного буфера на выходе положительной логики (в модели описан как BiCMOS Buffer-BIG, BCBUFBIG), чтобы подавать с одного порта на два драйвера.
После симуляции, мне не понравилось. Выходная емкость великовата, звенит. Надо подобрать что-то другое.
Остальные микросхемы можно собрать по аналогии, заменяя в файле блок корпуса, или схему вентиля поблочно. Если ругнется, смотреть какого транзистора не хватает, не так их много задействовано из набора для этого поколения.
Нажмите для просмотра прикрепленного файла

с моделью есть проблема - одна за другой они плохо цепляются, т.к. внутренние источники параллелятся. Как исправить - не знаю. Ведь на внутренинх цепях должно быть {VCC}. Пока идеи - только вывод питания и земли наружу, или резистор во встроенном питании (см файл модели):
Нажмите для просмотра прикрепленного файла

.SUBCKT 74ABT08 A B Q
V21 Rvcc0 0 {VCC} * logic gate cell power source
Rvcc Rvcc0 $G_VCC 0.01 * 10 mOhm series resistor for circuit cascading.
XPK14_0 A B Q 0 0 0 0 0 0 0 *package outer pins
+ 0 0 0 $G_VCC
+ 118 119 120 0 0 0 $G_IntGnd 0 0 0 *package inner pins
+ 0 0 0 $G_IntVcc pk14

Капризная логика, не знаю зачем вы на ней остановились, на практике часто возбуждается, если цеплять большую емкость на выход, из-за большого внутреннего усиления. Причем интересно, КЗ логика переносит, а от самовозбуждения - горит.

По-моему у ti есть модели почти на всю логику. Для сдвоенных только нет, но и зачем.
http://www.ti.com/product/SN74AUC1G00/toolssoftware
http://www.ti.com/product/SN74AUC1G74/toolssoftware

спасибо, не знал.

Почему? Для коррекции управляющих драйверами импульсов.
Аналоговые микросхемы ШИМ и операционники на 10-20МГц не тянут, для цифровых ШИМ надо городить преобразование.
Поэтому сдвиги, растягивания, сжатие решил делать на RC-цепочках и комбинациях вентилей.
Кроме того, входные уровни драйверов обычно ТТЛ, с одной ноги надо управлять двумя драйверами.
Низковольтный (1.2-3.3В) КоМОП не годится. КоМОП вообще слабо буферизованы, как-бы параметры не просели от RC цепочек и параллельных входов.
Остаются варианты "энергоэффективных" КоМОП с уровнями ТТЛ, которых я пока не подобрал, и BiCMOS. Упомянутая логика - BiCMOS.

Но как вы сказали, звенят. Неприятно. Пока решил, задержки собрать впритык,а разводку нагрузить резисторами, вых. 50 Ом последовательно, вход. 500 Ом параллельно на линию. Звон должно убрать.



Очевидно что не на всю логику, но явно вы хорошо ориентируетесь у них в сайте. знаете где закопан клад.
Я-то просто ввел в поиске вентили, отфильтровал AND, XOR, NAND, Из списка отфильтровал пригодную для 5В и для ТТЛ уровней. Ни на одну микросхему моделей не было.
Видимо сделаны только под 3В КоМОП, как самую ходовую. Хотя не понятно, как раз чисто цифра в детальных аналоговых симуляциях-то и не нуждается. Для них прекрасно подходят и модели типа "A" из спайса.

Я для формирования задержек и ширин импульсов на 5 В использую LVC2G74. Модели есть http://www.ti.com/product/SN74LVC2G74/toolssoftware , но я, честно говоря, никогда не моделировал, т.к. все работало и так. До 15 МГц гонял, импульсы от 4 нс получал.

Те, которые от 3.3 В работают, будут и от 3.6 В - уже во многих случаях достаточно, например через трансформатор нитридным мосфетом управлять. Ток можно нарастить параллельным включением нескольких драйверов из одного корпуса. У ABT при номинальной нагрузке выходное напряжение проседает до 3.5 В. Чтобы ABT не звенела, желательно последовательно с выходом ставить резистор ~10 Ом, как для усилителей при емкостной нагрузке. Но падение напряжения соответственно станет больше.

magnum16, спасибо. изначально, я ориентировался на паспортные тайминги и диапазон их отклонения, которые у БиКМОСа лучше местами вдвое. Не хочу чтобы защитный интервал в ключах уплывал по разному в каналах... но раз такое дело, буду брать LVC2G. На нее кстати не на все компоненты есть модели. На триггеры нет. Но простые операции вроде смоделированы, сейчас увидел. это хорошо.

rloc ну да, ТТЛьный буфер. Сильно от конечной нагрузки зависит. Поэтому я и бегаю за рабочими моделями. У меня в симуляторе стабилизировалась, как я сказал, только на 50 омах и 500 перед приемником. если индуктивность трасс учитывать.

....блин.
модели LVC2G у TI под HSPICE шифрованные. пролет. У Филипса моделей на эту серию просто нет. придется этажерки из резисторов и мостики через микросхемы строить, по живому напаивать.

В мелкой логике 1G/2G может и нет, в обычной, например LVC74, есть. На практике мне больше понравилась серия ULP-A Fairchildsemi, и быстродействие выше, до 500-600 МГц, и токи больше 24 мА при питании 3.6 В, но опять HSPICE - тут уже кому как, главное чтобы работало.

Я разобрался что это за модели.
В отличие от BiCMOS-овой логики, тут симулируются только буферы. С оной стороны это можно использовать именно в качестве буфера, с другой стороны не очень понятно как делать внутренний интерконнект для настоящего логического вентиля. Для ABT-серии описана строгая структура из абстрактных кирпичиков (функции и цепи внутри каждого), между которыми стоял элемент с правильными уровнями для их запуска:
(ABT08-AND)
{PACKAGE}(VCC, GND)-[ESD]-[INV.BUF]-[NOR]-[BUFBIG]-[OUT3]-[ESD]-{PACKAGE}(VCC, GND)
{PACKAGE}(VCC, GND)-[ESD]-[INV.BUF]/
Здесь же эта "блоксхема" пропущена, сигнал стразу поступает в одномерную цепочку из в функций буферов.
{PACKAGE}(VCC, GND)-{STANDARD LVC INPUT INCL. ESD}(VCC, GND)-{INTERNAL INVERTER A}(VCC, GND)-{INTERNAL INVERTER 1}(VCC, GND)-{OUTPUT MODULE 2}-{PACKAGE}(VCC, GND)
Короче говоря, эта модель симулирует переходные процессы, но не время реакции логики, зависящее также от внутренних уровней.
А если tpd тут совпадает с паспортным, то тем более это фикция, притянутая за уши, и использовать ее нельзя.

Я подумал взять кирпичи логики из ABT, но они в другом формате, не очень вписываются. Если и заработает, то будет чепуха.

У меня из-за этого неопределенность насколько же нс я смогу укоротить импульсы, сколько каскадов использовать, один, два, три. Насколько несимметричны (из-за уровней) будут положительный и отрицательный импульсы после прохождения всей цепочки вентилей.