Иностранная R&D компания ищет инженера-программиста для проектной работы по созданию IP ядер ПЛИС, с возможностью полной занятости в дальнейшем.


Требования к сотруднику:

- высшее техническое образование

- опыт работы с ПЛИС не менее 5 лет

- опыт работы с FPGA Xilinx семейств Kintex-7, Artix-7 (или подобных).

- глубокие знания VHDL (Verilog), С, С++.

- понимание концепции SDR, структуры современных цифровых систем связи (модуляция, кодирование источника, перемежение)

- знание Matlab / Simulink

- опыт создания проектов с поддержкой IP ядер, желательно для SDR

- навыки работы с измерительным лабораторным оборудованием: осциллограф, логический анализатор

- опыт отладки разработанных программ для FPGA на высокоскоростных отладочных платах zedboard / picozed / + AD936x

- опыт разработки ТЗ, документации на разрабатываемое ПО

- умение работать с системой контроля версий git

- знание современных трендов в разработке радиоэлектроники (SDR, SDN и тд)

- умение самостоятельно решать задачи, автономность, пунктуальность

- знание английского языка на уровне достаточном для чтения техдокументации

- приветствуются радиолюбители, эмбеддеры

- наличие успешных проектов обязательно

- опыт работы с трансиверами AD936x, zedboard, USRP и подобных приветствуется




Основные обязанности:

- Разработка кастомных IP ядер для SDR на базе AD936x

- Разработка высокоскоростных проектов на HDL (VHDL преимущество) под FPGA Xilinx Zynq-7000 с применением IP ядер

- Разработка блоков в Matlab / Simulink

- Отладка разработанных программ для FPGA на высокоскоростных отладочных платах (zedboard / picozed) и AD936x

- Составление детального ТЗ на основании ТУ заказчика




Условия работы:

- Свободный график, с регулярными отчетами (daily calls, milestones, project reports)

- Достойная проектно-ориентированная зарплата (от $2000 / проект)

- Предоставление отладочных комплектов для разработки

- Возможны командировки заграницу для демонстрации/сдачи работ (Западная Европа)


Резюме высылайте на почту v08iurvo@du.se
Детали проектов также по почте

Эх, жаль что Xilinx.
А к маршруту проектирования есть требования/предпочтения. Сразу из Matlab код переводить в Vivado?
В чем рисуете схемы?

означает ли это, что нужно делать минимум пару проектов в месяц ?
тяжёлые камни какбэ предполагают некий иной режим работы

Проект очень большой, работы хватит.
Режим работы обусловлен разбросанностью команды по миру...




Логика вся пишется на матлабе, потом алгоритмы конвертируются в HDL с помощью Vivado.
Но строго говоря это не догма, можно и сразу в Vivado проектировать, если опыт позволяет.
Target platform - XILINX.

вы уж объясните, нужно сделать очень большой проект за $2000, или ?

"Работать в нашей компании - большая честь" (с)

Если Вас интересует, присылайте резюме на почту. Будут детали.
Все писать тут - нет смысла...

Бросил в личку ссылку на резюме