Получаю тактовую частоту SMCLK с помощью FLL. Вывожу сигнал SMCLK наружу и получаю вот такую вот картину. Очень большой jitter .
Кварц при этом стабилен. Это нормальная ситуация при использование FLL?

В даташите в разделе DCO написано: Duty cycle| Measured at SMCLK| 40 50 60 |%

Просто хочу убедиться, это я неправильно настраиваю клоки или так и должно быть.

Ничего необычного. Модулятор посмотрите как влияет.

Попробовал ради интереса записывать разные значения в UCSCTL0, регистр который как раз отвечает за модулятор. В итоге получил стабильную частоту. Буду переваривать, что произошло...

Модулятор ведь нужен чтобы получать промежуточные частоты? По сути для того, чтобы можно было частоту настраивать очень очень и очень гибко, к тому же если это требуется очень плавно. Или я ошибаюсь?

Вы, кстати, не указали что за проц пользуете. Судя по названию регистра, F5xxx или F6xxx.

Ну не плавно, с опорной частотой целочисленным соотношением FLL будет связана.

Модулятор используется для "размазывания" спектра и следовательно уменьшения паразитных ЭМИ.

Если частота "выхода" FLL может быть получена точно умножением частоты кварца на целое число,
то джиттер будет минимальным.
Если же надо получить из кварцевой частоты частоту с "дробным" коэффициентм FLL,
используется модулятор, который "болтает" выход FLL между в определенных пределах вверх и вниз отностиельно
требуемой, но если посчитать "среднюю" частоту - то это ОНА (дробная) и будет.
А на OSC это видно в виде джиттера и невозможности стабильно захватить сигнал синхронизацией.
I-M-H-O