Доброго времени суток.
При разработке у меня возник вопрос с реальзацией отладки. Разраббатываем плату на Spartan 6 программирование происходит через PSoC. Нужно реализовать систему дебага на множество точек (на плате). Возникла самая простая идея: взять девелопмент борд от Xilinx с множеством DIO, написать примитивный интерфейс и с помощью средств Chip Scope сделать такой себе многоканальный диджитал аналайзер.
Проблема в том, что я то и дело натыкаюсь в описании плат на отсутствие этой самой возможности дебага.
Возможно кто-то может посоветовать конкретное решение (плату разработчика) с возможностью дебага и ценовым диапазоном 100-200$
Полная версия этой страницы: Нужен совет по Devboard + JTAG дебаг Xilinx
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Цитата(Kolya @ Sep 18 2017, 08:16) 
Возможно кто-то может посоветовать конкретное решение (плату разработчика) с возможностью дебага и ценовым диапазоном 100-200$
Дело в том, что если возьмете "девелопмент борд от Xilinx" и в нее встроите "родной" анализатор, то он работает только от Ксайлинсовского софта - ИСЕ, Вивадо и пр. И никакие "самодельные" программы с ним не пойдут, т.к. ксай не открывает API на JTAG. Но можно сделать лог.анализатор самодельный. Там ничего хитрого нет, см. статью у немя на сайте, в самом начале...
А почему не хотите установить лог. анализатор прямо в Вашем проекте?
Спасибо за совет по поводу логического анализатора - но это самое простое и очевидное решение.
И да, я прекрасно понимаю, что девелопмент борд будет работать от ISE, но именно так мне и нужно. Мне нужна плата разработчика, на которой я могу отлаживать различные компоненты "для себя" и в то же время имел возможность используя Chip Scope (!!!) и встроенный программатор на плате (!) заюзать как логический анализатор.
И да, я прекрасно понимаю, что девелопмент борд будет работать от ISE, но именно так мне и нужно. Мне нужна плата разработчика, на которой я могу отлаживать различные компоненты "для себя" и в то же время имел возможность используя Chip Scope (!!!) и встроенный программатор на плате (!) заюзать как логический анализатор.
Цитата(Kolya @ Sep 20 2017, 10:20)
Спасибо за совет по поводу логического анализатора - но это самое простое и очевидное решение.
И да, я прекрасно понимаю, что девелопмент борд будет работать от ISE, но именно так мне и нужно. Мне нужна плата разработчика, на которой я могу отлаживать различные компоненты "для себя" и в то же время имел возможность используя Chip Scope (!!!) и встроенный программатор на плате (!) заюзать как логический анализатор.
И да, я прекрасно понимаю, что девелопмент борд будет работать от ISE, но именно так мне и нужно. Мне нужна плата разработчика, на которой я могу отлаживать различные компоненты "для себя" и в то же время имел возможность используя Chip Scope (!!!) и встроенный программатор на плате (!) заюзать как логический анализатор.
Тут тоже не все так просто.
Дело в том, что дешевые стартовые наборы не имеют стыка с хостом. Они сделаны для того, чтобы продать еще лицензию на Микроблэйз или Ниос. А стартовые наборы с PCIe довольно дороги. Так что хотите сделать "станок для отладки", но сначала скажите, как туда будут попадать данные...
см. "Краткий Курс", глава про отладку...
Цитата(Kolya @ Sep 20 2017, 10:20)
Спасибо за совет по поводу логического анализатора - но это самое простое и очевидное решение.
И да, я прекрасно понимаю, что девелопмент борд будет работать от ISE, но именно так мне и нужно. Мне нужна плата разработчика, на которой я могу отлаживать различные компоненты "для себя" и в то же время имел возможность используя Chip Scope (!!!) и встроенный программатор на плате (!) заюзать как логический анализатор.
И да, я прекрасно понимаю, что девелопмент борд будет работать от ISE, но именно так мне и нужно. Мне нужна плата разработчика, на которой я могу отлаживать различные компоненты "для себя" и в то же время имел возможность используя Chip Scope (!!!) и встроенный программатор на плате (!) заюзать как логический анализатор.
Тут тоже не все так просто.
Дело в том, что дешевые стартовые наборы не имеют стыка с хостом. Они сделаны для того, чтобы продать еще лицензию на Микроблэйз или Ниос. А стартовые наборы с PCIe довольно дороги. Так что хотите сделать "станок для отладки", но сначала скажите, как туда будут попадать данные...
см. "Краткий Курс", глава про отладку...
Цитата(iosifk @ Sep 20 2017, 11:18)
Тут тоже не все так просто.
Дело в том, что дешевые стартовые наборы не имеют стыка с хостом. Они сделаны для того, чтобы продать еще лицензию на Микроблэйз или Ниос. А стартовые наборы с PCIe довольно дороги. Так что хотите сделать "станок для отладки", но сначала скажите, как туда будут попадать данные...
см. "Краткий Курс", глава про отладку...
Дело в том, что дешевые стартовые наборы не имеют стыка с хостом. Они сделаны для того, чтобы продать еще лицензию на Микроблэйз или Ниос. А стартовые наборы с PCIe довольно дороги. Так что хотите сделать "станок для отладки", но сначала скажите, как туда будут попадать данные...
см. "Краткий Курс", глава про отладку...
Я планировал задействовать внешние входы Девборда (DIO) для припайки на рабочую плату. Внитри ПЛИС - входные регистры и ChipScope аналайзером провесить на компъютер. Единственное где может попастся загвоздки - электрический контакт. Но думаю что-то уже придумаю там.
Цитата(Kolya @ Sep 23 2017, 20:47)
Я планировал задействовать внешние входы Девборда (DIO) для припайки на рабочую плату. Внитри ПЛИС - входные регистры и ChipScope аналайзером провесить на компъютер. Единственное где может попастся загвоздки - электрический контакт. Но думаю что-то уже придумаю там.
И сколько контактов? 16, 32, 64? И на какие частоты? LVTTL или LVDS? И стробы? Или сделаете пакетную передачу?
Цитата(Kolya @ Sep 18 2017, 08:16)
При разработке у меня возник вопрос с реальзацией отладки. Разраббатываем плату на Spartan 6 программирование происходит через PSoC.
то есть точки, которые отлаживаете не являются выходами ПЛИС и вообще тогда непонятно, какое значение имеет наличие ПЛИС на плате?
в этом случае проще купить китайский юсб-логический анализатор, по моему сопоставимо будет с отдельной девбордой на ПЛИС
если эти точки подключены к спартану и в нем есть место, то что мешает включить туда чипскоп (не дебильный альтеровский сигналтап инсертер, а чисто в исходном коде - все прозрачно и доступно) ??? для этого достаточно иметь вывод JTAG-а и после загрузки прошивки любым способом, будет анализатор
кстати - какая PSoC?
---------
ну и ксайлинс предоставляет возможность управлять этим чипскопом на tcl - то есть какие-то свои хитрые обработчики или управление VIO можно делать (мне ни разу не было такое нужно - не делал, но вроде бы все в открытом доступе)
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.