Здравствуйте.
Изучать orcad capture и pcb editor только начинаю. Вопрос в следующем. Для обучения создал элементы в capture, редактируя уже имеющиеся в базе компоненты. Создал footprint для них. Создаю netlist с автоматическим открытием в pcb editor. В pcb editor не получается разместить один из двух компонент.
Еще сразу второй вопрос. Где должны храниться элементы из capture(как понял это расширение .dsn) и из pcb editor(это расширение .dra), чтобы при создании netlist не ругался, что не может найти.
Текст ошибки такой(название элемента отличается каким то образом?):
{ Using PSTWRITER 17.2.0 d001Oct-02-2017 at 08:45:14 }

#1 WARNING(ORCAP-36006): Part Name "68HC05B4_2_82574_INTEL WG82584IT" is renamed to "68HC05B4_2_82574_INTEL WG82584I".
INFO(ORCAP-36080): Scanning netlist files ...

Loading... D:\RYBAKOVEVG\ORCAD SCHEMATIC\TEST\allegro/pstchip.dat

Loading... D:\RYBAKOVEVG\ORCAD SCHEMATIC\TEST\allegro/pstchip.dat

Loading... D:\RYBAKOVEVG\ORCAD SCHEMATIC\TEST\allegro/pstxprt.dat

Loading... D:\RYBAKOVEVG\ORCAD SCHEMATIC\TEST\allegro/pstxnet.dat
packaging the design view...

Во-первых постарайтесь избегать в путях к файлам странных символов, из-за них могут возникать трудно понимаемые ошибки. У Вас в "...\ORCAD SCHEMATIC\..." есть пробел, а его лучше не использовать. Насколько помню Спекктра и ее функции, например, при таком пути файла работать с ним не будут.

А относительно переименования все просто - не хватило дефолтовой длины в названиях инстанций в нетлисте. По умолчанию стоит 32 символа, увеличьте насколько нужно, чтобы не возникало обрезания при генерации нетлиста:

Нажмите для просмотра прикрепленного файла

и при работе с платой:

Нажмите для просмотра прикрепленного файла

Спасибо. Помогло. Ошибка пропала, но вторая микросхема все равно не появляется. Я писал:
"Еще сразу второй вопрос. Где должны храниться элементы из capture(как понял это расширение .dsn) и из pcb editor(это расширение .dra), чтобы при создании netlist не ругался, что не может найти."
Может храню файлы компонента где-то не там? Где они должны храниться?

Почитайте что-нибудь по Оркаду, чтобы появилось представление, как с ним работать. Кроме "Complete PCB Design Using OrCad Capture and Layout " от Kraig Mitzner ничего в голову не приходит, возможно кто-то вспомнит еще что-то по теме.

А пути к футпринтам для РСВ устанавливаются в Setup -> User Preferences..., вкладка Paths -> Library -> psmpath:

Нажмите для просмотра прикрепленного файла

Пути к падстэкам использованным в футпринтах устанавливаются отдельно, но тоже рядом с футпринтами:

Нажмите для просмотра прикрепленного файла

Еще рекомендую удалить из настроек пути к футпринтам/падстэкам "по умолчанию" - если совпадут названия в разных библиотеках, неизвестно что именно будет поставлено на плату.

*.dsn -это схема, а библиотека *.olb

Спасибо. Я разобрался. Я в самом начале посмотрел эту папку pcb_lib и ужаснулся, что там столько компонентов и чтобы не запутаться, я создавал папку для каждого компонента и он не видел путь из-за этого. Default пути вы имеете ввиду эти, то есть их все можно удалить и создать свою папку как у вас и отправлять туда мною созданные компоненты?



У меня еще вопрос. Я нашел программу pcb library expert ipc 2016 и lite 2016. Это одинаковые версии программ, они позволяют сохранять компонент в библиотеку? Я выбрал самый простой smd резистор и нажал demo, чтобы все значения сами появились, но как сохранить теперь? В видео обучения у людей на youtube pro версия и они сохраняют нажимая на эти кнопки.

Отдельные папки для каждого футпринта это, в случае Аллегро, нереальный метод работы. Одна или несколько папок под разные типы корпусов, не более того.

С РСВ экспертом не подскажу, не помню как именно он работает, но точно не создает .dra файл непосредственно сам. Только какие-то скрипты(?), выполняя которые уже Аллегро создает этот футпринт.

В Lite версии недоступны кнопки экспорта футпринтов в Allegro.
Нужна версия Pro.
Вот тут есть видео:
https://www.pcbsoft.ru/pcb-library-expert

А какая стоимость у pro версии? Я не нашел у вас на сайте.

Подскажите еще по созданию компонента. Мне нужно сделать quartz smd. В даташите используется 1 и 3 вывод, а 2 и 4 не подключаются. А как сделать кварц в capture, чтобы потом при создании netlist не было ошибок в pcb.

Если не подразумевается в дальнейшем подключать ноги 2 и 4 к какой то цепи (к примеру GND), то можете сделать их механическими пинами. Либо же сделать в символе 2 и 4 пин скрытыми. На схеме этих пинов не будет видно.

У меня почему-то pin visible не активна. А в свойствах pin в capture можно поставить галочку is no connect, за что она отвечает в pcb?

Есть два способа:
1) поставить в символе пины с именем NC, Shape="Zero Length", Type=Power
2) добавить в свойства компонента атрибут с названием NC и перечислить в нем через запятую неподключаемые пины.

А как в pcb при создании footprint изменить нумерацию pin? Я делаю плату miniPCIe и контакты расположены с 2 сторон платы(четные и нечетные). Pin я располагаю на плате с помощью массива pin.

Включить видимость номеров в Package Geometry -> Pin_Number и редактировать номера как обычный текст.
Но в таких разъемах есть еще один неочевидный момент - при создании футпринтов нет возможности перенести пад на другую сторону, т.е. падстэк определенный на стороне Top можно поставить только на ТОР-е. Поэтому в таких случаях нужно создавать два падстэка, отдельно для Тор-а и для Bottom-a и соответственно их расставлять.

А если в pad editor создать top и bottom со смещением, так работать не будет?

Еще вопрос, делаю микросхему, там площадка под ней. Я сделал 2 die pad top и bottom как вы рекомендовали. Я хотел сделать массив отверстий, чтобы соединить 2 слоя, но как это сделать? Каким инструментом?

Ничего не понял - причем здесь смещение пада по оси Х? Каким образом оно может помочь, если пад должен быть по другой стороне платы? И определение пада для обоих сторон ПП тоже не поможет, а только помешает.

С корпусом тоже непонятно - он же односторонний? Так зачем ему пад с другой стороны ПП? Да, часто может понадобиться отвод тепла, но это реализуется непосредственно в РСВ, добавлением полигонов на соответствующих слоях, добавлением нужного кол-ва VIA на этот пад соединяющих его с полигонами и т.п. Но делать для этого 2 пада - нет смысла.

Понял. Спасибо.
Появился еще вопрос. Я сделал схему, у меня часть выводов называется одинаково RESERVED или VDD3p3. Netlist выдет такие ошибки, что дублированное имя. Можно ли без перенумерации создать netlist?
#3 ERROR(ORCAP-36041): Duplicate Pin Name "RESERVED" found on Package 12 HEADER_4 , X1 Pin Number 8: SCHEMATIC1, PAGE1 (12.70, 38.10). Please renumber one of these.

Можно, но понадобится правка символа. Оркад допускает одинаковые названия пинов только для типа Power(т.е. питания и NC могут повторяться). В этом случае он сам добавляет к названиям пинов индексы при генерации нетлиста и это не вызывает ошибок. Для всех других типов пинов повторение названий недопустимо, только уникальные имена.

1.А чтобы перенести компонент на другой слой, нужно использовать mirror?(микроконт. с top на bottom)
2.Если правильно сделал, то хочу к МК сделать еще на слое top площадку и отверстия метализированные как делаются(via)?
3.На скриншоте красным выделил nets, почему они такой формы(вынесены в сторону)?
4.Можно ли изменить шелкографию на плате с уже установленными компонентами(например толщину шелкографии или размер текста).



5.Еще появился вопрос, как удалить элемент из pcb editor? Я netlist загрузил, расположил компоненты, а удалить не могу.(это я пытался из пункта 4 попробовать заменить компонент, после редактирования dra)

UPD: смог изменить шелкографию у элементов через update symbol(но для этого пришлось менять и dra), вопросы выше еще актуальны

1. Да, миррор переворачивает компонент на другую сторону.
2. Сделать "площадку" и вообще, что угодно можно шейпом. Создать, редактировать и т.д.:

Нажмите для просмотра прикрепленного файла

а VIA добавляются в режиме трассировки двойным кликом мыши. Потом их можно двигать, копировать и расставлять как надо.

3. Setup -> Design Parameters -> Display

Нажмите для просмотра прикрепленного файла

По умолчанию такой стиль отображения. Хотите прямые линии связей - переключите на Straight.
Помощь: при навигации по меню Аллегро везде есть зона Parameter description, содержимое которой кратко описывает настройку над которой находится указатель мыши.

4. Все объекты доступны для редактирования непосредственно в плате, не обязательно менять оригинальный футпринт, чтобы кастомизовать его под требования дизайна. Включаете на панели Find выбор нужных объектов, включаете нужную операцию редактирования(Shape Select, Edit->Change, Edit->Vertex, Edit->Text) и редактируете нужные объекты.

5. Удалять компонент полностью из дизайна нужно через нетлист, т.е. из схемы. Если не нужно, чтобы он был виден, выберите нужный компонент и сделайте ему ПКМ->Unplace Symbol.

2. По второму пункту: В каком слое нужно делать shape, чтобы площадка была без маски. И в каком слое нужно делать shape землю для платы, чтобы была маска при изготовлении. Нужно ли эти shape и via как-то подключать к площадке GND микроcхемы? И как удалить нарисованный shape?
4. Не понял как редактировать. Нашел компонент, нажал edit и что дальше? И что такое vertex?
5.Удалить из нетлиста как? Менять принципиальную схему, потом создавать заново нетлист и импортировать его в pcb?

Слои маски инверсные. Поэтому чтобы была маска по всей плате ничего делать не надо. А вот там где нужно вскрытие нужно рисовать шейп.
При создании компонентов рисуется на Package Geometry : Soldermask Top/Bottom, в дизайне на Board Geometry : Soldermask Top/Bottom.

Что значит инверсные? То есть для открытой площадки для микросхемы рисую shape? Soldermask это полигоны с маской, землю для платы с маской я рисую на Board Geometry : Soldermask Top/Bottom?

Инверсные значит, что там, где что-то на слое маски нарисовано, ее в итоге не будет. Вот так обычно выглядит содержимое маски:

Нажмите для просмотра прикрепленного файла

А о чем речь с "землей на маске" не понял. Земля, в смысле какое-нибудь GND к маске в общем случае не при чем. Она должна быть шейпом не слоях меди(Etch в терминологии Аллегро).

4. Не понял как редактировать. Нашел компонент, нажал edit и что дальше? И что такое vertex?
5.С Unplace получилось, а удалить из нетлиста как? Менять принципиальную схему, потом создавать заново нетлист и импортировать его в pcb?

То есть чтобы создать полигон GND с маской на плате использую shape, класс Etch и нужные слои? Как сделать так, чтобы был автоматический отступ от площадок компонент,via и обычных отверстий для крепления платы.

Не целый компонент, а только те объекты, которые нужно отредактировать.

Обычный футпринт состоит из пинов, линий шелкографии, текста(рефдес, иногда номера пинов) и шейпов(Place Boundary, DFA Boundary, иногда непосредственно на меди).
Вот чтобы все эти объекты можно было редактировать нужно в панели Find включить возможность их выбора: Pins, Lines, Shapes, Other segs, Text. Дальше зависит что именно нужно редактировать:
- замена пинов - наезжаете мышой на пинб жмете TAB до тех пор, пока не подсветиться _только_ пин, ПКМ -> Replace padstack
- редактирование шейпа - включаете Select Shape(либо переходите в режим ShapeEdit) и редактируете форму нужного шейпа
- редактирование формы линий - Edit -> Vertex
- редактирование ширины линий - Edit -> Change, либо просто наехать мышой на линию, понажимать пока не подсветится только эта линия или ее сегмент, ПКМ -> Change Width
- редактирование текста - Edit -> Text, либо наехать мышой на текст, понажимать пока не подсветится только этот текст, ПКМ -> Text Edit.

Слушайте, я так скоро тут книжку напишу по работе с Аллегро. Почитайте уже хотя бы по диагонали "Complete PCB Design Using OrCad Capture and Layout " от Kraig Mitzner-а, ну или держите ее рядом открытой, там основы как раз описаны. А если уж совсем какой тупик будет, тогда спрашивайте, поможем здесь.

В интернете есть перевод этой книжки на русский, и даже несколько разных переводов.

Русскую книжечку найти не смог. Английскую нашел, хотя там тяжелее с языком.
Complete PCB Design Using OrCad Capture and Layout " от Kraig Mitzner
Если вдруг знаете название и автора русской буду благодарен.

Спасибо за помощь. Буду разбираться. Я просто на новую работу устроился и тупить на испытательном сроке нельзя, уволят нафиг, а терять эту работу не хочется). Программа не самая простая, а мне с самого начала сказали ethernet гигабитный разводить для miniPCIexpress, вот и мучаюсь. До этого в PCAD работал 2 года.

Примерно так и предполагал.
Просто Вам в данный момент не помощь нужна, такая, какую можно здесь получить, а какой-нибудь курс для начинающих в Аллегро. Без него вопросов будет больше, чем действий в работе...

Посмотрите вот эти три урока, думаю, это Вам поможет.
Освоение OrCAD/Allegro за два часа, на примере разработки схемы и платы в OrCAD Lite.
https://www.pcbsoft.ru/fast-start-allegro

Книжка Митцнера на русском:
https://yadi.sk/d/JswFqK9Iv4nXE

Uree вы писали по поводу создания разъема miniPCIexpress(52 контакта с двух сторон платы). Говорили, что нужно 2 pad'a создать в слое top и bottom. Я сделал отдельно файлы падов в слое soldermask top и bottom, но они оба одного цвета стали при создании элемента. У меня сомнения, что они в одном слое.





Спасибо, буду изучать.

Display -> Layer/Visibility
Настройте привычные цвета, чтобы видеть, что и где находится.

Я это пробовал. Мне только что пришла идея. Я при создании pad указал одинаковый размер 0,6мм-0,2 мм(ширина-высота) для design layers(для обоих pad использовал begin layer) и mask layers(soldermask_top и soldermask_bottom для каждого по отдельности). Возможно поэтому я не видел другого цвета для слоя mask. Он фактически был под зеленым(begin layer). Правильно ли я оба pad'a сделал? У меня сомнения появились из-за drc ошибки на скриншоте выше. "Smd Pin to Smd Pin Spacing"
UPD :PIN-менял цвета и меняется для всех 52 pin зеленые, будто они все в слое top. Что я не правильно сделал? В design layers в padstack editor что-то не то?

Падстэк для слоя ТОР должен быть определен на BEGIN LAYER и SOLDERMASK_TOP. Падстэк для BOTTOMa должен быть определен на END LAYER(так он там называется?) и на SOLDERMASK_BOTTOM. Я на скринах вижу только определение для BEGIN LAYER, т.е. на ТОРе, а определения для BOTTOMa не вижу.
Если я правильно понимаю скрины, то у Вас два падстэка, причем медь в обоих определена на Топе, и только маски с разных сторон. Потому и ошибка DRC возникает.

Да, я оба pad создал в begin layer. Спасибо.

Подскажите пожалуйста. Я начинаю трассировку платы. Как можно удалять часть дорожки?
Еще вопрос появился, я изменил принципиальную схему. По другому подключил 2 элемента, но при загрузке netlist в pcb связи не меняются.

Вам же дали книгу Митцнера, даже на русском.
То что вы спрашиваете - это основы. В этой книге они разжеваны полностью.

1. Можно удалять по-сегментно(наезжаем мышей на нужный сегмент, жмем ТАВ пока не подсветится только он - CTRL-D)
2. Включаем режим трассировки, тыкаем в конец трассы и ведем ее назад по уже проведенному. Сколько провели - столько и удалится.



Непонятно, что и как именно делали. Если правильно все сделать - изменения в плату будут внесены.
Либо не сгенерили нетлист, либо не вгрузили его в плату.

Я ошибся, там изменения произошли.
У меня вопрос по поводу трассировки. У меня дифференц. пара, нужно задать определенное расстояние между проводниками. Что я делаю не так? Зашел в Constraint maneger в min line spacing задаю расстояние, нона диф. пару это не влияет.(только не уверен в этих действиях, contraint manager это ограничения для drc может только?).

Еще нашел видео, но там для обычной трассировки, в диф. паре опции route spacing нет.
https://www.youtube.com/watch?v=t268GZTcG4o...Xf&index=21

О, теперь Вы добрались до вопросов, которые решаются с помощью встроенного хэлпа:

Нажмите для просмотра прикрепленного файла

Для задания зазора в диффпаре используется колонка Prim. Width, a Min.Width это совсем мин. ширина, для случая Neck минус Tolerance.

Подскажите, можно ли объединить полигоны, чтобы подключение к pinam осталось ортогональное и сплошное. Когда я делаю merge у меня правила распространяются на оба полигона. Или можно оставить так и при производстве поймут, что это общий полигон, так как он подключен к GND_Eatrh в обоих случаях?


Еще вопрос появился, можете объяснить при изготовлении платы, когда я создаю в pad editor к примеру переходное отверстие. Что такое в реальности будет при выборе диаметра в begin layer. У меня, к примеру, 0,4мм контактная площадка-это открытая металлизация? Или если я добавляю soldermask layers 0,6 мм,то это отвечает за открытую металлизацию?

Можно оставить два полигона, один с термалами, второй сплошной.
Можно с термалами сделать динамический шейп, а сплошной сделать типа Static(вообще при работе с Аллегро рекомендуется делать СТАТИК шейпы в случаях когда не планируется пересечений с медью других сигналов или термальных контактов - софту легче, их не нужно обновлять).
Можно сделать один динамик шейп с термалами и управлять их наличием отсутствием на уровне свойств отдельных пинов(выбираем пин или несколько пинов, ПКМ -> Property Edit и добавляем свойство Dyn_Thermal_Con_Type c Value=FULL_CONTACT).

А производство вообще ничего не должно понимать, им надо герберы отдавать, а в них не видно из каких шейпов/линий/падов получилась медь.



Да, 0.4мм будет "пятак" меди переходного.
Да, 0.6мм будет вскрытие солдермаски на переходном.

Что значит "пятак"? То есть и 0,4 и 0,6 будет открытая металлизация? Зачем тогда нужен пункт design layers 0,4 мм для отверстия?

"Пятак" в данном случае это диаметр меди VIA. 0.6mm это вскрытие маски VIA. Медь и маска это разные вещи соответственно описываются на разных вкладках(в старших версиях так не было, все на одной вкладке описывалось):
Нажмите для просмотра прикрепленного файла
это как раз VIA с открытой маской, на самом деле редко используемая вещь, только для цепей, на которых нежелательно ставить тестпады. В остальных случаях вскрытие маски не нужно и на соответствующих слоях стоит None.
Кстати не удивляйтесь, когда на многослойной плате у ваших VIA не будет меди на внутренних слоях - Вы для DEFAULT INTERNAL задали None, вместо конкретного значения...

А как вы делаете скриншот уменьшенным в своем сообщении?

Не знаю, даже не задумывался, как так получается. Это к знатокам движка и возможностей форума, а я тут так, примусы починяю

Подскажите, правильно ли я сделал.
1.У меня GND- зеленая в слое TOP(класс etch). На слое bottom микросхема, в центре площадка(красный цвет). В слое TOP, чтобы была открытая металлизация для теплоотвода я делаю shape в BoardGeometry-Soldermask TOP?
2. Как подключить массив via к этой земле, чтобы земля не обходила их?