Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Прикрутить pll Altera к Xilinx проекту
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Системы на ПЛИС - System on a Programmable Chip (SoPC)
Fynjisx
Привет ВСем!
Разбираю проект Amber под Altera.
в модуле
У pll Xilinx есть
Код
u_pll_adv
(
    .CLKFBIN     ( clkfbout_clkfbin  ),                              
    .CLKFBOUT    ( clkfbout_clkfbin  ),                              
);

естественно мегафункция Alterы не производит таких сигналов. Какую функциональность они несут в Xilinx?
2. Чем заменить этот буфер для Altera
Код
    BUFG u_bufg_sys_clk (
         .O ( o_sys_clk  ),
         .I ( pll_clk    )
         );

и вообще насколько его необходимо ставить?
Заранее Всех благодарю...
Golikov A.
фазу выравнивают, типичная схема включения есть в описании.
Буфер альтеры надо заменить буфером ксалинкса.
Все элементы схемы важны в том или ином виде.

Не надо менять элементы по названиям, надо менять по смыслу. У ксалинкса есть методы организации питания проекта тактовой частотой. Надо взять смысл из проекта под альтеру и реализовать тот же смысл элементами ксалинкса.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.