Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Ошибка Relative Propagation Delay диф пары
Форум разработчиков электроники ELECTRONIX.ru > Печатные платы (PCB) > Разрабатываем ПП в САПР - PCB development > Cadence
DAV
Господа, помогите с проблемкой. На плате проведена диф пара на которой стоит защитная микросхема. Корпус у неё такой, что ножки на дорожки ложатся на разной длине диф. пары.
Как можно исключить эту микросхему из анализа.

Нажмите для просмотра прикрепленного файла
Uree
Эммм... а почему Relative Propagation Delay, если для пары важна Static Phase?
А вообще, хоть для фазы, хоть для длины/задержки подход один - не применять правило для цепи, но для Pin Pair. Создайте пин-пару от источника до приемника и для нее задайте правило.

ЗЫ Чето не получается так с диффпарой... Как-то делал такие правки, но не могу вспомнить.
Может через топологию это нужно определять, но там модели драйвера-приемника нужны, без них SigXplorer не видит пару, как пару.
Ksev-vrn
Присвойте не нужным вам пинам свойство Pinuse - NC. Найти его можно в свойствах пина (в режиме Generaledit ПКМ Property Edit. ищете там свойство Pinuse и устанавливаете ему значение NC).
DAV
Спасибо! Помогло!!!!. Одни знакомые делают это немного по другому. Они вроде (забыли но обещали вспомнить) присваивают элементу Device Class - DISCRET и после этого ошибка исчезает. Если кто знает где это присваивается подскажите плизс
Ksev-vrn
Класс меняется в Logic - Part Logic, затем нажимаешь на нужный компонент и в cnроке Class меняешь на нужный.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.