В Reference Manual в диаграме вижу два пина - TIMx_ETR и TIMx_CH1. (Figure 100. General-purpose timer block diagram).
В Data Sheet - pin definitions вижу PA0 - TIM2_CH1_ETR. Это как? Или CH1 или ETR - надо как то определяться.

По-видимому, сигнал с PA0 заведён на два входа таймера: CH1 и ETR. Никаких трудностей это не создаёт. Конечно, могли бы написать прямым текстом.

так там в принципе нет сигнала TIM2_ETR и TIM2_CH1 на всех пинах где есть TIM2_CH1 - он TIM2_CH1_ETR.

Не вижу противоречия с тем, что я написал.

а если я хочу заюзать оба функционала?

Не судьба.

вообще мапинг пинов у STM32 просто отвратительный. я не знаю какой идиот распределял функциональность пинов, но это ужас какой то. чтоб все срослось надо брать 100-пиновый камень.

особенно после нескольких проектов на FPGA понимаешь весь идиотизм ситуации.

Внешнее тактирование на два входа одновременно? И что это такое будет (;
DocID13902 Rev 16 стр 376:
• External clock mode1: external input pin (TIx)
• External clock mode2: external trigger input (ETR).

А вот то, что входы и выходы таймера на рис. 100 (стр. 366) называются одинаково это лажа.

ну в данном случае допустим мы их простим, но вообще мапинг пинов ужасный.