Всем привет, передо мной встала задача, написать на верилоге декодер 10 в 8 , на фотках представлены данные о его работе, у меня проблема , что я головой понимаю как это должно выглядить, что и где должно быть, но написать не могу практики давно не было , а было ее совсем не много все равно, помогите ПЛИЗЗЗ)

https://opencores.org/project,8b10b_encdec

Очень просто сделать декодер табличным. Понадобится всего 1 блок bram.
И будет всего 1 уровень логики

Интересно было бы взглянуть на результат.

А вообще по обратному алгоритму декодирования потока 8/10 см. спецификацию на DVI v1.0. Там алгоритм достаточно просто описан.
UPD. Хотя я может что-то путаю.

во вложении информация по принципам построения более чем исчерпывающая.
успехов