Цитата(petrov @ Dec 2 2017, 23:31)
Каких базовах элементов не хватает, чтобы описать так же как на HDL?
Может быть кто-нибудь напишет, как в матлабе решаются следующие вопросы:
1. Можно ли использовать аппаратные блоки ПЛИС и при этом производить симуляцию в simulink?
Для оптимального описания, например, высокоскоростных фильтров (рабочие частоты > 450 МГц), как правило, используются прямые вставки примитивов DSP48 с ручной конфигурацией их параметров.
2. Можно ли переходить на разные клоковые домены, например по середине схемы поставить MMCM, перейти на двойной клок, произвести обработку на нём, потом перейти обратно на одинарный клок?
3. Можно ли использовать шифрованные ip-ядра (которых нет в Xilinx System Generator) на языках VHDL/Verilog?
4. Можно ли задавать атрибуты у элементов, например один блок памяти сделать на лутах, другой на блочной памяти, часть сдвиговых регистров сделать на SRL16, часть на FDRE?
5. Можно ли работать с асинхронными клоковыми доменами, например поставить асинхронное фифо?
6. Можно ли размножить какой-нибудь сигнал для уменьшения fanout и улучшения таймингов?
7. Есть ли в simulink (графическое представление) адекватный контроль за изменениями кода (git), чтобы можно было производить удобную коллективную разработку (слияние кода, просмотр изменений, итд)?
8. Есть ли нормальный редактор кода для матлаба, например полноценная интеграция с редактором Sublime Text?