Необходимо написать код на verilog по временным диаграммам
Цена договорная

Не открывается ни одна картинка.

У меня всё открылось, но работаю пока только на VHDL.

курсовая что ли?

Вместо картинки открывается сайт https://postimages.org/. Впрочем, неважно.

за сколько сделаешь на VHDL?
и сколько по времени займет ?



типа того

У меня тоже не открывается ничего.

Только Verilog, или SV тоже пойдет?

А как код проверять планируете?
Если код нужен рабочий, это совсем не курсовая работа, даже при очевидном алгоритме.