Добрый день, форумчане.

Ситуация такова, что частично нет информации по пинам на плате. Может кто сталкивался уже с этим и разработал лучший метод поиска?
Мультиметром к alter'е не подлезть, чтобы прозвонить. Пока идея такая, что в Quartus SignalTap начать отлавливать сигналы по всем пинам и построить таблицу. Что скажете?

За любые идеи заранее спасибо

tools -> In system sources and probes

JTAG-сканирование...
Можно взять какой-нибудь UniversalScan и там можно сразу увидеть, что приходит на вывод. И можно подать сигнал на вывод...

спасибо, в голову сразу не пришло


Спасибо. я так понимаю, это аналог того, что Дмитрий чуть выше посоветовал?

Нет, JTAG - это никак не связано с внутренней начинкой и относится только к выводам...

прочитал на хабре термин jtag-сканирование. Интересная тема.

А Вы еще и на моем сайте поищите... Будет еще интереснее..

уперся я в стену.
На плате есть JTAG разъем, в доке он так и называется. Но никак в quartus, я это jtag не могу подцепить. Не находит устройство и все.
Решил я попробовать прошить через этот разъем active serial. И прошилось.

это получается, по этому разъему я jtag не получу? Думал может какие перемычки есть. Нету.

попробую через Virtual JTAG что нибудь сообразить

Dj первых альтеровский байт-бластер должен быть рабочий и он дожен поддерживаться Квартусом... Во-вторых, Квартус совсем не нужен... Универсал-скан лежит здесь на ФТП...

спасибо, поставил.
Как запустил, глаза разбежались, сижу видео обучающие смотрю

квартус мне бы конечно был сподручней, я там средствами отладки хоть как то владею.
Но так как jtag не отвечает, да и у меня нет номера пина генератора, чтобы затактировать отладчик, путь у меня один - Universal Scan

читаю ваши статьи, спасибо. Да смотрю видео с сайта. Раздобыл bsd файл чипа, потихоньку продвигаюсь =)

А что за плата? Стартовый набор или самопал? Известно кто изготавливал PCB? Может быть у них хоть список связей остался?

нет, не самопал. Gidel.
я нашел официальную доку. Там у них сказано, что все связи формируются из их софта, создается шаблон для quartus. + прошивается тоже из их софта через pci-e. (но частичные таблицы все равно имеются)
Но есть разъем jtag. И в доке сказано:
Alternatively you may upload the code via the JTAG connector or store the design in the EPC device

К слову сказать, вчера пробно я через active serial прошил epc. Процесс прошел нормально.

Jtag вообще никак не отвечает. Даже через universal scan провозился сейчас пол дня. Jtag chain problem detected.

есть идея собрать vjtag из ip core, прошить epc и посмотреть что из этого выйдет
параллельно еще выпрашиваю пробную версию софта производителя

Рассмотрел внимательно карту. Оказывается jtag на плате то есть. Но просто контакты.
Присмотрелся, озадачился. Нумерация угловых разъемов. Верхний правый должен быть контакт #9, но там явно #6. Тогда как номеровать другие контакты

Думаю просто ошибка в шелкографии.
Можно проверить: на пине 9, по идее, должен быть сигнал TDI, а 6 вроде не подключается. По крайней мере у бластера Альтеры так.

да, скорее всего ошибка.
Я посмотрел документацию подключения моей альтеры по jtag, там все линии через резисторы 10кОм (кроме первого контакта - 1кОм) подключаются. Я их вызвонил, +2 контакта GND + 1 контакт Vcc.
6,7,8 действительно не подключаются.

Quartus говорит что не смог распознать цепочку данных. Universal Scan сказал нечто подобное. Ну хоть перестали говорить об ошибке JTAG. Перемерил еще раз сопротивления, на первой ноге плавает, начал перепаивать, вообще дорожка отошла. Отнесу мастеру, чтобы сделали правильно.

Не совсем понятно, что значит "через". Для 3 циклона:

Нажмите для просмотра прикрепленного файла

Если с житагом освоитесь, рекомендую в режиме EXTEST эмулировать на пинах вейвформы разной частоты и скважности в циклическом режиме (чтобы на каждом пине уникальная ввейвформа была), а потом смотреть осциллографом на плате, сдирая шелкографию на переходных отверстиях. Лет 15 назад я именно так непропаи в BGA искал. Тесты писал на JAM, jamplayer использовал консольный, из пакета квартуса под виндос.

То есть если у меня 1000 IO с альтеры выходит, нужно каждый на осциллографе посмотреть? Да еще с уникальным сигналом. Думаю тема о другом.
Для вашего предложения JTAG не нужен.

я имел ввиду, что контакт подключен на питание через сопротивление. Вон у вас на схеме так же, 5 и 9 контакт можно прозвонить на питание. Будет сопротивление показывать от 1 до 10 (в сноске написано).
У меня есть еще отладочная плата Cyclone IV, там тоже 10кОм, как и на той, с которой сейчас вожусь.

Первую ногу можно прозвонить на землю, показывает 1кОм, как раз вчера я ее и испортил. Как оказывается, еще и резистор видать перегрел толстым жалом. Отнес мастерам сделать как надо.



дай Бог, причина в плохой пайке контакта =), очень надеюсь после этого поднять JTAG


я вчера так и начал. =). Начал подавать ноги альтеры на пользовательские контакты на плате, чтобы что нибудь найти =) Хорошо что через AS зашиться можно

Буду признателен, если вдруг подскажите.

В Universal Scan, нажимаю Scan, выскакивает сообщение


Если поковырять bsd файл, то все единицы означают bypass режим. Прав ли я, что чип в какой то режим вошел и не реагирует на jtag?

Чип не отвечает. Проверяйте питание (если не всё питание подано, то схема может быть в сбросе), прозванивайте джитаговские пины.

О, коллега!
Занимаюсь сейчас той же самой фигней, только с Nallatech-овской картой. Правда, JTAG поднялся, спасибо однофорумчанам.
Видел Gidel-евскую карту с 5-м стратиксом, но уже после того, как свою заказал, тоже по хорошей цене продавались.

а ссылку не дадите?

у меня пока мнение такое. У меня большая уверенность, что моя альтера стояла в цепи в multi device. JTAG для этого дела нужно делать чуть по другому.
Теперь мне нужно согласно документации вернуть его схему single device

параллельно общаюсь с производителем, может удастся выпросить pin information, либо dsp файл для openCL

Тема вот: https://electronix.ru/forum/index.php?showtopic=145200, но у меня немного другая история, нужно было просто нащупать распиновку JTAG-a.
Если поднимите JTAG, мне очень помогла софтина TopJTAG Probe, рисует в онлайне графики по входам/выходам всех пинов на чипах в цепочке.

да, спасибо, уже нашел по вашему профилю. Заострил иголки, сейчас перезваниваю контакты на чипе от jtag.



universal scan вроде тоже умеет делать. Иосиф порекомендовал.

форумчане, подскажите, а возможно каким то образом на уровне прошивки перенастроить ноги у чипа?
например хозяин до меня поменял каким то образом местами TDI и TDO JTAG

Нет, это невозможно. Более того, JTAG пины, как правило, выделены только под свою функцию.

Лучше расскажите, какой софт опробовали и каковы результаты энумерации вашей JTAG-цепочки. А то ведь могут разные варианты: JTAG-разъем другой МС (не FPGA, а PLD, например), или вам пока не удалось добиться его работоспособности, и т.п.

пока не удалось. Я тут купил себе лупу на голову. Начал все подробно прозванивать и просматривать, горе мастера мои плохо сделали резисторы в цепи (я пробовал менять сам резак и перегрел его, отдал мастерам). Жду субботы, чтобы съездить к другим.

Пока мои потуги на этом и закончились. Но то что у меня 9 нога разъема (TDI) заведена на но ногу чипа, который по пин планнеру квартуса, и bsdl файла альтеры называется TDO - это точно. Я на паял на щупы вольтметра иголки и всю схему прозвонил.

Чтобы удостовериться, что делаю все верно, взял плату с али експресса с Циклоном 4, там я схему всю быстро прозвонил, она как по учебнику.

Вообщем бьюсь дальше cо своей бу платой, следствием чего написал еще и эту тему https://electronix.ru/forum/index.php?showtopic=145373

Пришла шальная идея, что у меня там в плате сидит NiosII. Пытаюсь проверить теорию. Тогда бы хоть понятно было, чего jtag не отвечал

Наличие или отсутствие NIOS'а, равно как и любой другой загруженной конфигурации в FPGA, никак не может влиять на работу JTAG (отладка NIOS в Eclipse, кстати, как раз через JTAG и ведется). Просто что-то другое у вас не так на JTAG-интерфейсе. Начинать надо с проверки контактов и соединений.

прошу прощение, устал за сегодня, могу быть не точен.

Но у меня сложилось мнение, что NIOS например в lite версии идет без JTAG контроллера. Опыта у меня ноль в этом, сижу методично перечитываю форумы и отрабатываю варианты, пока жду перепайку резисторов на jtag.

Еще ума не приложу, почему, чтобы я не прошил через AS, сигналы на ногах альтеры вообще не меняются. Я подумал лишним делом, что там nios со своим контроллером флешки и на через quartus теперь привычным для меня образом не шьется.

Может разработчик напутал при разводке?
А он потом сделал переходник, в котором TDI с TDO поменяны местами.

Даже не знаю. А такое бывает? =)
У меня была идея, загрузить конфигурационный bsdl файл у альтеры. Поменять там пины местами в настройке и попробовать стартануть в Universal Scan или подобных программах, JTAGProbe например. Но пока не могу, резаки надо менять в цепи, испортил я их.

Не исключаю, в процессе разработки можно и "намудрить" или банально перепутать.

BSDL-файл - он не конфигурационный, а описательный. Не вздумайте в нем что-то менять - это равнозначно самообману.

да, на форуме альтеры мне практически тоже самое сказали, спасибо

Вообщем перепаял я и резисторы. Все как надо.
Мастер еще научил меня правильно нумеровать ножки чипа на плате. Цепь JTAG со стороны разъема точно собрана правильно. Но теперь у меня прозваниваются вот такие значения сопротивлений. На циклоне 4 у меня точно такого нет, там все по звонится по номиналу железно. А тут совсем по другому (1 нога на землю и 9 земля на питание показывают совсем не то сопротивления).
Мастер сказал, что когда он перепаивает чипы на материнских картах, такое встречается, что чип сам еще дает сопротивление.
Как думаете, нормально? Пока не рискую стартовать

Нашёл кое-что в интернете, прикрепляю сюда файлы. Может, они что-то прояснят

Иосиф вчера навел меня на правильные мысли. Спасибо Иосифу.
Сравнил сигналы с работающей платой. TDI у меня закорочен на землю. Надеюсь это так криво разъем припаяли, а не с чипом что случилось.
Поэтому такие нелепые показатели сопротивлений из скрина выше.

По этому поводу есть даже FAQ у альтеры.
https://www.altera.com/support/support-reso...312011_647.html

Сегодня под двойной линзой очков разглядел дорожку на плате.
Оказывается пин CONF_DONE не заведен на прямую на 3 вольта через сопротивление 10к, как надо по схеме. А он через этом сопротивление заведен на практически соседний пин.
Как думаете, что за техническое решение такое? Как будто какая то скрытая защита от дурака. Мне теперь, чтобы воссоздать схему JTAG, нужно на этот пользовательский соседний пин подать 3 вольта как то. Сейчас там 0.7, что соответствует low сигналу

Сегодня штудирую форумы.
Вроде на альтеровском форуме есть подобные сообщения. Что так делают пользовательские настройки. Либо удаленно прошивать/отлаживать, либо включать jtag. Для этого статусный пин заводят на пользовательскую ногу. А прошивкой через AS подают на него high

На досках альтеры для этого переключатели стоят.