Цитата(uriy @ Jan 17 2018, 07:53)
У меня два проца и одна FPGA. Все с DDR. У процов все диффпары на внешнем периметре. У FPGA два DDR чипа и некоторые диффпары посередине. Протягивание вот этих диффпар с дорожками 0,1 меня смущает. В схемотехнике FPGA я полный ноль, схемотехнику задал вопрос о переносе этих пар на внешний периметр. На первый взгляд плата большая и кажется много свободно места.
Буду пробовать на 8 слоях с 0,1мм. Тем более один из китайцев прислал стек.
Правда там есть препрег толщиной 3 мил. У многих читал что такой тонкий делать не умеют, а у этого почему-то есть.
День добрый.
Возможно, толщина 3 mils - толщина после прессования. Например, могли взять препрег 3313 и получить на выходе толщину диэлектрика порядка 75 мкм.
Толщина линии или зазор в 100 мкм - это как граница: ниже её - не все могут сделать и будет дороже.
Но перевод с 8 до 12 слоёв тоже выльется в заметное увеличение подготовки к производству.
Я бы все-таки рассмотрел топологию в 100 мкм, особенно, если производство будет штучное