Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Ограничения на объем DDR3 у xilinx
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Mad Makc
Всем привет.
Есть задача- посадить на ПЛИС планку с DDR размером в 32Гбайта. И тут выяснилось интересное. У UltraScale можно посадить хоть 128 Гбайт. А просто у Virtxex7 или Kintex7 - только 8Г.
Никто не в курсе - с чем это связано? Ног не хватает? Или искусственно зарезали?
toshas
удалено
krux
по стандарту JEDEC максимальный объём одной планки DIMM DDR3 - 8 гигабайт.
контроллер на 1 планку - относительно простой, контроллер на 4 планки (каждая со своим чипселектом и своими таймингами) - сложнее.
этот IPcore сделан уже очень давно под одну планку и переделывать его xilinx не собирается.

по стандарту JEDEC максимальный объём одной планки DIMM DDR4 - 16 гигабайт. контроллеров DDR4 на несколько планок не существует - он point-to-point by design. Поэтому если недо больший объём - нужно добавлять контроллеры. А контроллеры не маленькие по объёму LUT&FF.
потому и гладиолус - DIMM DDR4 - поддерживается только начиная с ultrascale.

вообще, ничто вам не мешает влепить 4 контроллера DDR3 в Virtxex7 или Kintex7. но сколько у вас останется свободного пространства для манёвра после такого финта ушами?
RobFPGA
Приветствую!

Цитата(krux @ Jan 29 2018, 17:48) *
...
вообще, ничто вам не мешает влепить 4 контроллера DDR3 в Virtxex7 или Kintex7. но сколько у вас останется свободного пространства для манёвра после такого финта ушами?
Ну это зависит от размера кристалла - у меня когда-то в Virtex7 690t стояло 6 штук DDR3 контроллеров - 2 шт. x32 и 4 шт. x8. В сумме 12 GByte.
Почти "не заметно" на фоне всего кристалла. sm.gif

Удачи! Rob.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.