Спасибо! Сейчас погляжу, что там такое!

ЗЫ: может пора ветку "Вопросы 2018 открывать", а то уже 94-я этой темы.
Пардон, если не в свое дело лезу)

Цвета в редакторе плат, тьфу блин!

Такое дело - настраиваем цвета и сетку на плате как-то (или оставляем по-умолчанию). Открываем чужой файл, при рисовании которого сетка была точками, а не линиями и цвет сетки какой-то угарный. Эти цвета сохраняются! Переходим в свой файл и цвет сетки и платы переключается на цвет из чужой платы! Это как-то лечится или страдать вечно? 16.1

Как создать правило, чтобы на зазоры Board Outline Clearence не проверялись слои шелкографии?

прописать в правиле BoardOutlineClearance: All Xor OnSilkscreen.

Тогда правило будет проверять все, кроме шелкографии.

Или так:

Как правильно задавать области запрета прокладки дорожек у элементов в PCB библиотеки?

Объекты на слое KeepOut (Для всех слоев)
Объекты на слое со свойством KeepOut (Для данного слоя)
В последних версиях запреты настраиваются отдельно для Track И т.п.

Доброго времени суток! Вопрос скорее всего в эту ветку.

Суть проблемы в следующем: Открываю один из старых проектов (AD17) где нужно внести изменения , компилирую.

При компиляции выдает ошибку "Dublicate Net Names Wire _имя цепи_"

Имя цепи указано при помощи Net Label. Так, например Net Label CAN_H , стоит на двух листах (на разъеме и драйвере) . И ругается. Полная перерисовка не помогает. В чем может быть дело?

1 Ищите лишний пробел или написание СА рсскими(английскими). А проще Сопи пасте Netlabel
2 Если не помогает -- В настройках проекта ищите (скорее всего у вас все Global)
если иерархия -- там надо смотреть внимательней

Друзья, скажите. а кто-то использует SolidWorks Modeller для Альтия?
Если да, то где можно почитать как им пользоваться?

Копипастинг не помогает. Неты все названы на английской раскладке и проблемы со всеми нет лейблами одной цепи, но расположенными на различных листах. Названия нет лейблов 100 процентов одинаковые на английской раскладке без пробелов

Может подскажете, что именно надо рыть в настройках?

Значит на линии взвимосвязи присутсвуют разноименные Netlabel
Ищите.

зависит от типа проекта (иерархия/плоский и т.д.)

у вас есть порты на схеме?

Да осмотрел все. Разноименности нет. Лан, буду копать, если выясню причину, отпишусь здесь.



Портов на схеме нет. А как посмотреть какой именно тип проекта? Или это определяется только наличием на схеме sheet entry, sheet symbol и портов?


P.S. Поправка:

Косяк нашел на одном из 8-ми листов схемы закрался порт вне рабочей зоны листа схемы выкуривал через навигатор, из-за замылившихся глаз не сразу заметил. Отсюда и всплывали проблемы. Спасибо за помощь

Тип проекта настраивается в свойствах проекта Project\Options\Options
Если сами ничего не правили, то у вас, скорее всего, стоит автоматик
тогда альтиум считает, что проект плоский - флат, если нет портов.
если порты есть, то иерархия. в этом случае он цепи соединяет через порты и одинаковые нетлейблы на разных листах считаются разными цепями , если не соединены портами.

Это наблюдается на всех релизах Альтиума. Ужас как бесит!

Развел вот платку



Тут по центру 2 крепежных отверстия диаметром 3.2 мм (не металлизированные).
Сделал гербер-файлы, и вот файл GTL (Top Layer) имеет такой вид:



И тут я че то засомневался, это вообще правильно? Слой Top Layer он ведь только для проводников, или нет?
Отверстия делал с помощью Place>Pad. Там в свойствах ставил диаметр 3.2, а еще в Size and Shape (размеры и форма) тоже 3.2мм

А зачем? Все что там указана-- это для меди. Понятно, что ее там не будет, так как там все высверливаться будет. Но чтоб даже мыслей не было-- делайте нулевыми. В любом случае меньше чем диаметр высверливания с учетом допуска

Вот этот шейп и нарисован.
если вас он смущает, выставить в 0.
(но я бы здесь сделал метализированное отверстие с площадкой)

А как это сделать? Я за AD сел 3 дня назад
Указать Hole 3.2mm, а Size and Shape 5.2mm? И на каком слое делать?

да
ноль, если ничего не нужно из металла нужное значение и отверстие без металлизации, если будет медь под шайбой, винтом и отверстие с металлизацией. Но и в третьем случае совсем сложно (приводить не будем)
Для Multilayer -- если на всех слоях одинаковая форма. Для каждого слоя индивидуально, если форма (размер) ободка разный

Помогите. Как добавить составной компонент в DBlib (через excel файл) ?

P.S. Раньше пользовался интегрированными библиотеками, но что-то они у меня стали вылетать при добавении нового компонента. Создал DBlib через файл excel - все работает, только не могу составной компонент прописать.

Осталось понять, что имеется ввиду под составным компонетом

Это я вот про такую штуку :

Это как вы умудряетесь что то добавлять в интегрированную библиотеку. Они не для этого. И зачем вам это нужно

Причем здесь база.
Это в УГО создается.

К базе не имеет никакого отношения

Все создано. Хочу сделать из sch и pcb Database library посредством excel файла.

Зачем?
в чем смысл?
Просто хочется?

Удобно.

это примерно 4 поколения назад.
xls->mdb->svndblib->vault->nexus

Выберите хотя бы .mdb
На екселе встрянете (большие объемы не переваривает)

мне кажется я знаю с чем вы столкнулись.
При "вытягивании" на Sch многоблочного компонента из библиотеки в виде базы данных(XLS или Accb), вы, в иблиотеке. в списке компонентов, видите только первую часть компонента. Вернее видите его описание, и УГО первой части.

Тащите на схему компонент(пускай это будет логическая МС из 4-х частей). У вас вытаскивается part 1. Дальше, зажимаете Shift, и тащите компонент в сторону. Только вместо компонента вылезет его вторая часть.
Не знаю. может где-то это прописано, но естественным путем хрен догадаешься.

Абсолютно никаких удобств применительно к одному проекту.

Удобства появляются в Vault (базе) создаваемых на предприятии, и не привязанных к проекту.

Спасибо, все получилось ! Ни в жизнь бы не догадался так сделать.

Чего там догадываться.
Заходим в свойства и меняем на нужный PART

Все гениальное просто. Спасибо, тоже работает. Только надо снять галку Locked.

А разве она должна быть установлена "по умолчанию"?

Обычно да.
В библиотеках, для Part которым разрешен Swap-- можно (нужно) снять.
Но на схемах, для избежания перетасовки при перенумерации лучше поставить, когда схема уже сделана

Друзья, я дико извиняюсь за занудливость, но может кто-то использует связку AD и SolidWorks посредством CircuitWorks.
Вопрос: при импорте в CircuitWorks, модели компонентов не передаются, и CircuitWorks вытягивает "кирпичи" вместо отображения нормальных моделей.
ЧЯДНТ?
Заранее спасибО!

Sanchosd, оно так и работает.
Для подключения нормальных моделей делается библиотека моделей в солиде и подключается к СёркитВорксу. Сам CW не перетаскивает модели из степов на плате.

Обоже как-же это неудобно...но таки выход, да!!!
Спасибо за подсказку!

А Вы, каким путем перетаскиваете в мех.кад?

что значит неудобно? это принцип CW.
Для него входящие данные - IDF, в нем нет 3Д, а только координаты компонентов.
По этим координатам он подставляет модели, что уже есть в SW.

Если у вас все есть, сохраните степ из альтиума, его и открывайте.

Так и перетаскиваем. В IDF координаты и прямоугольники компонентов. Если моделей нет, то он вытягивает из этих прямоугольников.
Со степом есть проблемы, например при округлении чисел в платах сложной формы, контур разваливается в Солиде.

Что-то изменил в плате, генеришь STEP, идешь в SW, открываешь STEP, распознаешь его, сохраняешь в виде Part. Открываешь сборку, получаешь окно с матюком, мол "файл тот, но не тот, использовать?". Говоришь- использовать. И бабах, вс привязки слетают. Приходится снова заходить в привязки и все их редактировать.
Что-то изменил в плате, генеришь STEP....

Но в цело я понял с CW, спасибо!

Еще такой вопрос, джентельмены.
Кто-то замечал, что при перетаскивании VIA, с подключенными трэками, АД отилично тягает за VIA трэки(вот если-бы он еще так и за компонентами их тягал, сохраняя углы 45 и 90гр.), но, бывает хочешь подвинуть VIA на 0,1, или 2 по 0,1. двигаешь, а VIA ну никак не хочет попадать куда ты ее пытаешься посадить. Прыгает все время в соседнее пересечене сетки. Сетка у меня всегда 0,1, привязка- 1шаг сетки. И в результате. если нужно передвинуть на 0,1, или 0,2, проще передвинуть отдельно VIA с зажатым Ctrl, а потом трэки подвести.
Это у меня руки кривые, или присутствует такая фича?

Генерите 3D в PARASOLID, результаты заметно лучше, чем при использовании STEP.

А если есть то как подцепить их к солиду и объяснить что чему соответствуют. Компоненты всеравно преимущественно в солиде рисуются так что как правило есть и то и другое.

Ща протестим! Спасибо тебе добр. человек!

Доброго всем дня!
Имеется компонент lm258, состоящий из 3 частей:


Составил схему:


При Tools -> Annotate -> Quietly у меня части компонента меняются местами:


Что за напасть? Как можно исправить?

Заранее спасибо

для не взаимно заменяемых Part следует установить флаг Lock Part
а еще лучше-- для всех

Это уже в самом листе схемы? Или есть настройка в самом компоненте?

Залочил на схеме. Все стало ок.
Спасибо!

В компоненте. (с моей точки зрения это правильно)
Но можно и в настройках аннотации