Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Динамическое моделирование модулей памяти
Форум разработчиков электроники ELECTRONIX.ru > Печатные платы (PCB) > Разрабатываем ПП в САПР - PCB development > Cadence
fisher
Добрый день. По сути дела это мой первый проект, связанный с ПП и я не совсем представляю план мероприятий по достижению цели. Может вы мне поможете.
Итак задача: имеется некая PCB DDR модуля памяти, она не работает на высоких частотах. Мне необходимо добиться того, чтобы он заработала на высоких частотах. В конечном итоге необходимо оптимизировать длину, взаимное расположение, количество переходных отверстий и т.п. с целью получения проекта, обладающего лучшими характеристиками. Основной цель всего этого является изучение пакета Cadence PSD 15.0.

Хотелось бы услышать ваши комментарии по примерному плану мероприятийsmile.gif
Paul
Прежде всего необходимо правильно поставить задачу, определиться с максимальными частотами, найти модели компонентов. Далее определиться с топологией шин (последовательность, дерево и т.д.), провести моделирование в теории и примерно подобрать согласующие цепи. Определиться с допустимыми задержками. Далее провести трассировку, проверить полученную топологию и, при необходимости, откорректировать согласующие элементы.
ikar77
В принципе этот вопрос должен быть описан или в даташите на память или в каком-либо доке производителя этой памяти.

А в принципе необходимо:
- чтобы все дорожки шины данных были одинаковой длины;
- поменьше переходных отверстий по шине данных;
- сlk вроде дифференциальный, поэтому развести его тоже по правилам
- конденсаторы по питанию расставить как положено
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.