Дратути товарищи!
Треба конвертнуть клок от LVCMOS 3.3V TCXO в вид ULVCMOS 1.2V. сначала рассматривал идею тупо поделить на конденсаторах (пока держу ее в голове и смотрю еще варианты).

Собственно вопрос, если я поставлю неинвертирующий буфер например 74aup2g, запитаю его от 1.2В, буду пихать ему на вход 3.3В сигнал, какой я получу дополнительный джиттер к тому сигналу, который подам? просто понимать порядки. Частота исходного сигнала 40Мег, фазовый джиттер исходного 0.3пс...1.0пс макс.

Буфер добавит джиттер. Сколько большой вопрос ибо производитель не пишет обычно такие вещи на логику.

Я бы просто поделил на резистивном делителе.

Ну вот я уже тоже начинаю к этому склоняться. Стесняюсь спросить, а деритель на резисторах шумов много добавит, или это пренебрежимо мало?

Какие номиналы планируете использовать?

поха хз, наверно что-нибудь типа 150 / 100 ом

Обычные TCXO имеют большие шумы (по вашим данным это видно), испортить их практически невозможно, ни дополнительным буфером, ни делителем.


Можно, при наличии делителя перед буфером. Но буфер в любом случае хорошо поставить, или несколько параллельно по входам для раздачи сигнала разным потребителям. Буфер обеспечит дополнительную развязку между TCXO и потребителем (несколькими), особенно если речь идет о шумном входе FPGA. Делитель хорошо брать низкоомным, до 500 Ом, а если TCXO не позволяет, то желательно скомпенсировать входную емкость буфера по аналогии с щупами осциллографов.

Генератор справится с такой нагрузкой?
У генератора сколько приемников планируется?

в итоге решил поставить клок буфер, si53306, в него будет приходить напрямую 3.3В, а с него будет 3 канала, один честный 1.8В, а два других, как по даташиту резистивным делителем 1.8 -> 1.2В ,вроде и на диджи все есть. это собственно для фпаги и для двух АЦП. Похоже у AD мода иметь пик-пик клок в 1.3В макс. в своих чипах. Спасибо за советы.