Подскажите, плиз, в чем разница между этими двумя продуктами? Вроде как, I/O Designer позволяет создавать набор УГО для библиотеки а с другой стороны о таком же функционале читаю про I/O Optimizer в любезно выложенном здесь fill-ом материале по обучению. И в краткой аннотации к I/O Designer наблюдаю следующий текст: "Functionality includes FPGA vendor support, symbol and schematic generation and FPGA I/O optimization."

П.С. Может кто поделится архивом с лекциями и лабами по IOD аналогичный архиву по IOPT?

Ориентируйтесь на I/O Optimizer -это более новый продукт, который далее будет заменять IOD.

Создал при помощи I/O Optimizer компонент FPGA, появилось несколько вопросов:
1. Наискось на символах в DxDesigner присутствует текст "FPGA" крупными серыми буква - как убрать эту надпись?
2. Вокруг символа опять же в DxDesigner присутствует некая область в некую мелкую сетку(визуально), в которой я не могу подсоединять вывод символа к цепи. Т.е. мне надо подцепиться к выводу символа инструментом Net(n), которым цепи создают, и вести цепь от пина за пределы этой области, там уже подсоединять. Как решить данную проблему, область эту как-то можно убрать?
3. Если мне не нравится - как раскидывает Оптимайзер пины по символам и я хочу часть пинов из одного символа перекинуть в другой - придется разбирать part, перекидывать пины руками из одного символа в другой и упаковывать в part по-новой? При этом, похоже, и руками не размещенные выводы в слоты прописывать или создавать придется part новый, чтобы там при импорте символов сразу нужные слоты автоматом заполнялись? Как-то попроще можно данную проблему решить?

предполагаю, что эта фишка показывает, что используется символ сгенерированный IOO


The FPGA connectivity reserved area surrounding an FPGA symbol does not allow connections to the FPGA from outside the area unless you draw a net to it.
Note:
The tool does not allow you to connect to a pin or a net stub by abutment within the reserved area.


предлагаю работать через функциональный символ,
если это не устроит то создать в ЦБ "part новый" под раскладку IOO

Это область безопасности ("защита от дурака"), чтобы пользователь не соединял цепи FPGA напрямую. Достаточно иметь на схеме два отрезка цепи с одинаковым названием и нет необходимости их соединять графически.
Задайте себе вопрос, что будет делать софт при перестановке соединений FPGA, в случае если цепи на схеме прорисованы полностью, а не отрезками. В случае отрезков достаточно изменить имя цепи на новое, а в случае полной прорисовки цепи, что перерисовывать соединения в области подключения к символам FPGA?

Эта фишка у меня пропала, когда я затер слово FPGA другим словом в атрибутах FractureNumber и Type в редакторе символов. IOPT, ведь, используется не только для FPGA а еще и для CPLD(они есть у него в базе), но упорно подпихивает везде текст FPGA.


Не совсем понял - это как? Что касается настроек I/O Optimizer, то я там все передергал - с самыми лучшими/наиболее приемлемыми он все одно делает один символ с 2-мя пинами, которые по логике должны быть в другом символе.



Я и рисую поименованными одной цепью отрезками с линками на конце. Просто бывает удобно скопировать этот отрезок уже готовый, вставить и тащить к ноге, к которой он цепляется и подсоединяется сам... у всех символов, кроме этих с защитой. Приходится вставлять этот отрезок рядом, за пределами этой зоны а потом от ноги тянуть к нему цепь и соединять таким образом за пределами зоны.

пишет и пишет, меня совсем не напрягает
после оптимизации пинов еще добавится в скобочках слово Optimized


при генерации символов имеется возможность поставить галку на генерацию функционального символа
т.е. один символ со всеми выводами


ни кто не запрещает при установке символа указать Add net & Add Lables
вообще не придется рисовать цепи и присваивать имена цепям