Форум разработчиков электроники ELECTRONIX.ru

Помощь - Поиск - Пользователи - Календарь

Полная версия этой страницы: ABV in Modelsim

Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Языки проектирования на ПЛИС (FPGA)

AnatolySh

Mar 28 2018, 19:29

Доброго всем!
Есть статья FPGA Verification with Assertions: Why Bother?, также добавленная к этому сообщению.
В статье описывается введение в ABV на примере Modelsim.
Всё красиво и понятно ... до тех пор, пока не приходит время скомпилировать библиотеку на стр. 6 документа:

Код

if [file exists accellera_ovl_log] {
udel -lib accelleraoululog -all
}
vlib accellera_ovl_log
vlog -work accellera_ovl_log -f ./src/comp_ovl_log.lst

Библиотеку я взял на OVL Version 2.8.1, но где взять ./src/comp_ovl_vlog.lst - ума не приложу.
Просьба подсказать: я, вообще, то делаю?

AnatolySh

Mar 29 2018, 14:31

Цитата(AnatolySh @ Mar 28 2018, 22:29)

Просьба подсказать: я, вообще, то делаю?

Сам и отвечу: делал всё то, надо было просто почитать интернет и подумать.
Итог:

_Ivan_33

Mar 29 2018, 15:16

а зачем OVL когда есть system verilog assertions?
Последнее свежее и гибче ИМХО

AnatolySh

Mar 29 2018, 17:11

Цитата(_Ivan_33 @ Mar 29 2018, 18:16)

а зачем OVL когда есть system verilog assertions?
Последнее свежее и гибче ИМХО

Ну надо же с чего-то начинать?

Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.