Проблема следующая: при подаче питания на FPGA (Cyclone 4 E) на выводах I/O банков появляется единица (подтяжка к Vcc) на время инициализации (загрузки прошивки из EPCS16). Длится это безобразие ~100-200 us, что ни в какие ворота... Банки питаются от 3.3В. Где-то читал, что выводы якобы должны быть в третьем состоянии и что порядок установки напряжений не важен для современных ПЛИС Altera или Intel, как Вам угодно)).

Вторая проблема, пока менее важная, это выбросы на I/O выходах во время сброса питания. Кто сталкивался с подобным? Куда тут копнуть?

ПЛИС находится на отладочной плате, схема питания (и всего остального) прилагается в PDF Нажмите для просмотра прикрепленного файла

P.S. Посоветовали перетянуть подтяжку к питанию резистором на землю - как вариант, но не очень. В идеале хочется иметь Z состояние, так как выводов используется много и все по разной логике работают. Ведь даже в микроконтроллерах изначально стоит Z-вход на выводах, не думаю что проектировщики ПЛИС не позаботились об этом, тем более программно есть возможность переводить вывод в третье состояние. Вот и думаю, может можно как то предустановить? Напряжение ядра раньше подавать смысла не вижу, подтяжка присутствует на аппаратном уровне.

в FPGA это называется hot-socketing
ножка переводится в высокоимпедансное состояние - если есть питание и подтяжка к нему, то должна быть 1 - все честно

но еще у Альтеры по-моему всегда проблемы с этим были, какие-то утечки, броски во время повер секвенса

у Латтиса, например, в ECP5 часть ножек это умеет, часть нет
настоящий труЪ хотсокетинг кончился на Виртексах 2 (мне ксайлинская поддержка объяснила, что на это нужно много кремния, поэтому делают всякие хитрости, через которые ток подтекать может)

Судя по документу про Hot-Socketing подтяжка железная. Наплывает единственное более-менее решение это использовать транзисторы (нормально открытые при подаче питания), которые будут сажать на землю вывода (которые не должны скакать). Ну и потом, к примеру, отдельной ножкой их закрывать.

Довольно неприятная особенность, особенно когда о ней не знаешь. Обычно разводил микроконтроллеры, там с этим проблем нет. А тут скоро придется развести ПЛИСину, так вот не накосячить бы в таких тонкостях)

А по поводу выбросов после сброса питания думаю завести с источника сигнал BIAS, по нему определять что питания нет -> делать общий ресет (транзисторы обратно притянут вывода на землю).

Во время сброса ножки FPGA в высокоимпедансном состоянии, до и в процессе конфигурирования слабо подтянуты к питанию, после - как сконфигурировали. Если это почему-то неприемлемо, боритесь, как фантазия выдаст. Включайте устройства раньше или позже. Никогда не переживал на этот счет.

В моем случае это фатально, поэтому тему и поднял) в общем теперь все понятно

разверну свой комент - в альтеровском (да и в новых ксайлинских тоже) хотсокете по ножкам данных может затекать ток в шину питания IO (через esd-диод и подобные структуры), при этом будет подниматься питание и на ножках данных тоже может быть не 0 и даже пересиливать высокоомные резисторы подтяжки

upd - может лучше транзисторов поставить что-то типа TXB0102 и даже TXB0108 (но если скорости хватит)
или 245 / 125 двунаправленые из 74-й серии буфера, если есть возможность управлять направлением ножки
имхо, сильно лучше, чем мудрить с токами при закорачивании на землю

Как то использовались изоляторы, но у них не было управляющего вывода. А использовать наподобие этих микросхем позволяет решить проблемы (в том числе и с затеканием тока через I/O), тем более что таких критических цепей не так уж и много. Остальные цепи как нибудь переживут подтяжку. Спасибо за наводку