Разбираюсь с цифровой матрицей микрозеркал DMD (digital micromirror device) DLP6500 от TI.
В связи со спецификой задачи, поставили для управления FPGA Artix-7 вместо предлагаемого разработчиками DLPC900.
Интересует протокол и интерфейс управления между контроллером DLPC900 и матрицей DLP6500: параллельные шины данных/адреса/управления LVDS DDR и SPI.
Занимался ли кто этой задачей и есть ли протокол управления в каком-нибудь виде?
Потому что TI ничего не документируют по этому интерфейсу.
