Коллеги,

неожиданно возникла дискуссия на работе по поводу способа понижения частоты. Для примера, у вас есть квадратурный детектор, в котором есс-но частота выходных отсчётов сигналов с некоторой кратность понижается по отношению к входной.
Соответственно, сопровождать выходные отсчёты можно двумя способами:
1) тащить дальше по камню высокий клок, но сопровождать его стробами valid, как на комповых шинах (тот же "Авалон");
2) поделить частоту на ФАПЧе, или тупо на регистре и раздавать дальше вместе с выходными данными.

Вот кто что может прокомментировать о преимуществах/недостатках каждого способа.

Есть некая граничная частота на которой рабать в ПЛИС удобно. Частота на которой практически любой проект раскладывается без проблем. Само собой частота несколько зависит от мастерства разработчика.

Соотвтетсвенно выше этой частоты применяем метод 2. Ниже метод 1.
Само собой если мы сильно жмёмся по мощности то везде стараемся применять метод 2.

Плюс если работа на пониженной частоте ведётся на очень большой части кристалла то разводка CE становиться проблематичной и тогда тоже логично перейти на метод 2.
Если переход на пониженную частоту осуществляется в каком то одном узком месте то опять же логично перейти на метод 2.

т.е. метод 2 упрощает разводку и уменьшает потребление. Но увеличивает время реакции системы на событие до величины такта. Удобен при кратный частотах.

метод 1. наоборот. Он удобен. Сохраняет время реакции системы. Жрёт больше. Но позволяет не заморачиваться переходом в другой клоковый домен. Особенно если частоты не кратные. Экономит BUFG если их не хватает.

Спасибо за развёрнутый ответ.

Но ещё есть аспект: ЭМС.
Ведь, строго говоря, оба метода можно рассматривать как одно и тоже, только с разной шириной строба. В первом случае, строб равен 1 такту высокого клока, а во втором (ну если мы говорим о скважности примерно 2) - N/2 тактов, где N - кратность частот (я пока только кратное понижение рассматриваю). Конечно, в крайнем случае, можно просто строб из первого способа взять в кач-ве клока для второго, но это - уже экстрим, я его не рассматриваю.

А тогда: в первом случае мы получаем пониженный уровень помех на исходной (высокой) частоте, но сильно размазанный спектр. Проще говоря, "звенеть" будет в широком диапазоне. А во втором - повышенный уровень помех на исходной (энергия импульса просто больше), но примерно в N/2 раз более узкий спектр.

Вот как с этим? Помехи на соседние (особенно аналоговые) схемы, да и даже на аналоговые схемы самой ПЛИСины (ну те же ФАПЧи, например).

Увы затрудняюсь ответить. Всю жизнь считал что излучением самого кристалла можно пренебречь. Особенно если питание сделано хорошо и не экономили на развязывающих конденсаторах. А так же аналоговая земля разведена отдельно от цифровой.

Пренебречь на фоне помех от реальных физических линий выходящих или входящих в кристалл. Иными словами снижать частоты выходящие из чипа важно и нужно. Снижать же частоты внутри по моему мало что даст.

Т.е. если ЭМС важно и есть чем измерить то можно замутить простейший эксперимент на простейшей же схеме. И даже поделиться тут результатами это было бы интересно.

Влияние же на внутренний аналог скорее всего есть но я думаю оно уже учтено в параметрах указанных в даташите. Например для внутренних PLL портить там по моему нечего ибо они для тактирования чего то относящегося к аналогу по моему не применимы.

Если выходные данные не идут на обратную связь в демодулятор, работающий на повышенной частоте сэмплирования, то можно и перевести в пониженный клоковый регион.

Звенеть будет в момент переключения внутренних триггеров и внешних ножек. Чем меньше одновременно триггеров переключится - тем легче конденсаторам и меньше помех.

Организовать такое проще стробами, когда разные части схемы стробируется в разной фазе.

Можно и просто сделать несколько медленных клоков с несколькими фазами.

Ну и как апофеоз - клоки с псевдослучайным джитером...