Добрый день! Необходимо проверить эмпирическое правило при интерполяции/ децимации менее чем в 16 раз выигрыш по затраченным вычислительным ресурсам за интерполирующим/децимирующим ФНЧ, а для случая больше 16 оптимальным является совместное использование CIC фильтра и ФНЧ корректора. Но нигде не могу найти это правило в литературе, подскажите может встречали где-то?

Привет. Вопрос интересный. Но не думаю что такие правила есть.
И если есть то для процессора или ПЛИС или ASIC ?

"Я вам про что толкую? Про смысл бытия! Для чего живет человек на земле? Скажите!
― Как же так сразу? И потом - где живет?… Ежели у нас, в Смоленской губернии, это одно… А ежели в Тамбовской - другое…
― Нет! Сие невыносимо!"

В разных губерниях будет по разному . Какие ресурсы предпочтительны.

Если уже нет умножителей а есть много логики - то CIC.
Хотя тот же CIC в ПЛИС можно реализовать и на умножителях.
А фильтр на распределенной логике.

Кроме того можно проектировать систему скажем с неравномерностью в полосе пропускания 3 дб
и подавлением 60 дб.
И будет CIC и простой корректор.
А можно проектировать с неравномерностью в полосе пропускания 0.1 дб
и подавлением 100 дб.
Сразу все станет непросто и забудете про тип реализации -
начнете думать о том чтобы хоть как то сделать.

Вообщем сначала все сравниваем в Матлаб.
Потом при реализации по ресурсам.