У DDR памяти есть сигналы DQS,LDQS,UDQS,RDQS.
Все они, судя по описанию, являются выходами при чтении из памяти и соотв. входами при записи.
И при чтении, как я понял, фронты выровнены по краям самого первого меняющегося сигнала на шине данных DQ.
А при записи должны быть выровнены по центру.
Зачем так сделано?
Каким образом стробировать данные при чтении из DDR?

Цитата из DS:

Могу предположить, что так делают, потому, что обязанность определять моменты времени установления достоверных сигналов на DQ лежит всегда на тактирующей стороне. Микросхема памяти выставляет строб одновременно с данными, а контроллер сам выбирает момент времени регистрации данных, причем, вероятно, с частичным использованием тех же своих внутренних цепей, что и при выдаче стробов на запись в память.

Ну если так, то могу ли я захватывать DQ не смещённым (задержанным) фронтом DQS, а просто сигналом CK сдвинутым на 90 град?

ну, если нет оснований предполагать, что DQ и DQS от памяти могут опаздывать, то да, выходит.

Ага, вроде разобрался. А может и ошибаюсь.
Подскажите знатоки правильно ли я понял:
Есть у DDR параметр Tdqsq.
Это время через которое после фронта DQS заканчивается последний действительный переход DQ.
И судя по DS, на мою мс памяти, он не более 0.35 нс.
Получается нужно фронт сигнал DQS задержать на не менее чем 350 ps.
Как осуществить такую задержку сигнала, например на fpga MAX10?