Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Подключение трансиверов на HARD IP PCIE
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
new123
Коллеги. Вдруг кто сталкивался. Если различные схемы поключения трансиверов разных банков для x8.
Моя вот такая: (первая картинка в приложении)

В документации написано так:

A total of nine transceiver channels are required to implement PCIe x8 Gen3, including eight data channels and one channel for the CMU PLL. The Quartus II software automatically selects channel 4 in the transceiver bank as the master channel.

Грубо говоря, чтобы задействовать 8x PCIE, нужно использовать 9 трансиверов, 8 из них на линии, а четвертый сделать мастером. И якобы квартус делает это автоматически. Я у себя вообще не вижу, чтобы квартус что либо сделал. Может кто знает, что нужно прописать в pin assigments?

Еще отхватываю такое сообщение, это как раз наверное из этой темы
Warning (15104): Quartus Prime software detected a bonding design. Reconfiguration is not supported for Bonded designs and MIF is not created for this design.

Заранее всем спасибо хоть за какой совет =)


new123
Если вдруг кто будет искать, то все ответы про объединение банков для xN линий в мануале Series Transceiver PHY IP Core User Guide.
Нужно прописать правильно параметры, со словом *bonding*, например
set_parameter -name pma_bonding_master "\"1\"" -to "<PHY IP instance name>"
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.