Надо ли этот пин подтягивать к питанию?
Полная версия этой страницы: Использование пина INIT_DONE Альтеровских ПЛИС
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Цитата(MrGalaxy @ Jun 19 2018, 14:47) 
Надо ли этот пин подтягивать к питанию?
не надо
он и так подтянут
Я резистор не ставил.
И получил всё время низкий уровень.
Микросхема EPF10K50RC240-3, в настройках проекта птичкой отмечено Enable INIT_DONE output.
И получил всё время низкий уровень.
Микросхема EPF10K50RC240-3, в настройках проекта птичкой отмечено Enable INIT_DONE output.
Используйте доку ".. Device Family Pin Connection Guidelines"
В моей так написано:
When using as optionally open-drain output dedicated INIT_DONE pin, connect this pin to an external 10-kΩ pull-up resistor to VCCPGM. When using in an AS or PS multi-device configuration mode ensure that the INIT_DONE pin is enabled in the Quartus II designs. When not using as the dedicated INIT_DONE optionally open-drain output, and when this pin is not used as an I/O pin, then connect this pin as defined in the Quartus II software.
В моей так написано:
When using as optionally open-drain output dedicated INIT_DONE pin, connect this pin to an external 10-kΩ pull-up resistor to VCCPGM. When using in an AS or PS multi-device configuration mode ensure that the INIT_DONE pin is enabled in the Quartus II designs. When not using as the dedicated INIT_DONE optionally open-drain output, and when this pin is not used as an I/O pin, then connect this pin as defined in the Quartus II software.
Цитата(new123 @ Jun 19 2018, 17:44)
Используйте доку ".. Device Family Pin Connection Guidelines"
.
.
Спасибо, но я такого документа для флекс10 не нашёл, попробую сегодня подвесить внешний резистор, хуже, я думаю, не будет. На сайте Интела доки выложены на Стратикс, Циклон... Задал вопрос, посмотрю что ответят.
Цитата(MrGalaxy @ Jun 20 2018, 05:58)
Спасибо, но я такого документа для флекс10 не нашёл, попробую сегодня подвесить внешний резистор, хуже, я думаю, не будет. На сайте Интела доки выложены на Стратикс, Циклон... Задал вопрос, посмотрю что ответят.
Попробуйте тогда глянуть Altera Configuration Handbook. По моему там есть, пробежался мельком
А я бы попробовал посмотреть как сделано у производителей отладочных наборов. Например почти на все платы Terasic есть принципиальные схемы...
Цитата(new123 @ Jun 20 2018, 09:29)
Попробуйте тогда глянуть Altera Configuration Handbook. По моему там есть, пробежался мельком
Ага, есть в самом начале, спасибо.
Особенно убедительна последняя фраза, действительно, если логически рассудить, то резистора там не должно быть.
Цитата
An optional INIT_DONE pin is available, which signals the end of initialization and the start of user-mode. During initialization, internal logic, internal and I/O registers are initialized and I/O buffers are enabled. When initialization is finished, the INIT_DONE pin is released and pulled high by an external pull-up esistor. Once in user-mode, the user I/O pins will no longer have a weak pull-up and will function as assigned in your design.
Цитата(Flip-fl0p @ Jun 20 2018, 09:35)
А я бы попробовал посмотреть как сделано у производителей отладочных наборов. Например почти на все платы Terasic есть принципиальные схемы...
Я уже попробовал поставить резистор, всё работает. (Как в том анекдоте: фиг ли думать, трясти надо.)
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.