Всем доброго времени суток.

Собственно, нужно наладить прием/передачу по LVDS между двумя платами с Cyclone V. Скорость до 1 Гбит/с, расстояние до 20 метров.

Мне видятся два варианта:

- использовать Dedicated Tranceiver. Будет одна витая пара. Тут проблема в том, что для меня это зверь неизвестный и неизвестно сколько там будет глюков и подводных камней при его отладке. В этой связи хотелось бы послушать опытных в его использовании людей.

- прокинуть две витые пары под данные и под клок. Использовать либо готовое решение сериализатора/десериализатора в виде мегафункций ALTLVDS_TX/RX, либо самому это сделать на обычной внутренней PLL (ALT_PLL) и сдвиговых регистрах.

Мне больше всего нравится последний вариант - сделать все самому - по причине его прозрачности для меня как для разработчика. И если уж в этом случае исправлять глюки, то в основном свои, а не альтеровских разрабов. Вопрос в том, насколько это вообще реально, нормально выделить и подстроить под данные клок PLLкой на приемной стороне без применения оптимизированных dedicated блоков на таких скоростях и расстояниях.

Буду благодарен за советы.

Приветствую.

Если на обеих платах одинаковые источники синхронизации, то будут работать оба варианта.
Если разные - то тоже заработают оба варианта скорее всего, но зачем рисковать? Я бы заложил 2 витые пары а потом попробовало оба способа реализации и в случае успеха первого варианта отказался бы от подключения второй пары.
Вот только в datasheet указаны скорости, менее 1 Гб/с.

Да, забыл написать, синхронизацию плат планируется делать через этот самый интерфейс передачи данных. Т.е. есть одна плата, задающая клок, а другая (другие) цепляют клок от нее. Таким образом вариант с отдельной линией под клок тут идеально устраивает.

В то же время трансиверы выделяют клок из линии данных, который потом по идее доступен для использования в ПЛИС. Но это на бумаге опять же, в теории. Хочется узнать, что там на практике. Трансивер, судя по первому знакомству, - штука довольно громоздкая с кучей функций, кодирований и т.д., да еще и "черный ящик", во внутренности которого, если глюкнет, даже осциллографом не подоткнешься для отладки. Другое дело, если без этих сложностей не обойтись. Например, то же кодирование 8B/10B, которое опционально есть в трансивере, постоянку в линии убирает, что возможно уменьшит энергопотребление. Но я пока это смутно себе представляю.


Если вы datasheet на трансивер имеете ввиду, то да, тут тоже вопрос: там в настройках можно выставить минимальную скорость 800Мбит/с. Есть также пересет с настройками на 600 с копейками. Почему такая граница снизу на скорость, и чем она определяется, мне тоже непонятно.

В даташитах много маркетинга, особенно для дешевых кристаллов. Реальные параметры м/б заметно лучше. Имхо.

Приветствую!
Пропихнуть 1Gb через 1 дифф пару пинов скорее всего не получится - на сколько помню для Cyclone V 640 Mb только LVDS тянет.

Так запустите трансивер в симуляторе и поиграйтесь параметрами и режимами работы.


Скорее всего зависит от ограничения снизу в частотах генерации внутренних PLL или подстраиваемых линий задержек. А 600 Mb получаю скорее всего 2х оверсампингом и прореживанием данных на выходе трансивера.

IMHO - 1Gb на 20 метров - лучше тянуть оптикой - через те-же трансиверы. Стандартное решение.

Удачи! Rob.

Я не спец по возможностям выводов ПЛИС, но всё же рискну предположить что есть некие "нагрузочные характеристики" (макс. ток, предельная емкость), которые могут не позволить выдать такую скорость на такое расстояние. Другое дело оптика. И да, пишут что LVDS на сык5 не дает гиг.

Если не секрет, почему не Ethernet?

Приветствую!
Если есть хорошие кабеля с разъемами то можно и больше гнать - я передавал/принимал c Virtex5 на 10m по меди 4x 3.125 Gb.

Удачи! Rob

Кстати, если мало кабелей, почему витая пара, а не тонкий коаксиал, например?

Да, нашел в описании на Cyclone такое. Спасибо за информацию.


Хочется упростить физический интерфейс, от PHY/свичей избавиться. Во-первых, едят много. Во-вторых, большие потери и задержки накапливаются при соединени многих элементов друг за другом гирляндой. С потерями, строго говоря, не все ясно, возникают ли они из-за некачественной линии или непосредственно в свиче. Есть подозрение, что второе.

Собственно, я щас эту систему и переделываю с Ethernet на более простой физический интерфейс.



Под определенный кабель делаю - четыре витых пары. Для полного дуплекса. Я не могу выбрать произвольный, какой хочу.

На худой конец и 500 Мбит сгодится. 1000 - это уж задача максимум)

Сердесами без использования рокетов? Круто! В V6 да на 5 метров приходилось приёмо-передатчики чуть ли не врукопашную подстраивать. Правда там было 6,25..

А хороший кабель - это какой?

Приветствую!
Нее.. я не такой мазохист - это был обычный XAUI линк для 10G Ethernet на рокетах как и положено. Но на линке было 4 разъема.

Смотрите CX4 copper cable.

Удачи! Rob.

Category 8?

А если эквалайзер поставить на приемной плате, скажем DS16EV5110. А передавать через TMDS Redriver.
.Нажмите для просмотра прикрепленного файла

Можно на суппорте TI поспрашивать как их редрайверы работают на кабель 20м.





Хороший кабель + хороший драйвер и приемник. Вы же не LVDS c Virtex5 гнали. Что бы передавать на 20м, нужно развязать по DC, соответственно и 8/10b кодирование. И эквалайзер, у вас был на Virtex5, и приемфазисыЮ с деемпфазисами.

Присоединяюсь к вопросу предыдущего комментария: какие хитрости и дополнительные навороты использовались для достижения подобного результата? И можно ли просто выдавая сигнал на дифпару получить гиг на 20 метров? Без предыскажений, без эквалайзеров, без самосинхронизирующих кодирований и т.п.? А то ведь XAUI много чего в себе наворачивает...

1 Гбит/сек, это 500МГц полоса. Посмотреть АЧХ 20м кабеля, тогда можно сказать, получится или нет.
А так даже Циклон-4-Е справится, у него очень приличные LVDS-приемники.
Но специальное кодирование все-равно понадобится, как и пассивные фильтры на входе/выходе.

Это ещё почему?

1нс полупериод.

Полупериод чего???

NRZ (и тп) сигнала.

Может, все-таки клока?

Приветствую!
Я же писал - использовал Virtex5 MGT трансивер входы/выходы которого через разделительные кондеры напрямую цеплялись на кабель. Вернее цепочка была такая -
FPGA MGT -> VPX - > VPX rear transition board -> CX4 -> внешний CX4 -> CX4 кабель 10м -> ...
Внутри к MGT цеплялась XAUI корка для 10G Ethernet. Но это не принципиально, так как туда же прикручивалось для тестов и Aurora и SRIO.

Для 1G тоже так можно - к трансиверу подключить SFP, воткнуть туда direct attach copper cable, к трансиверу прикрутить что типа Aurora и будет Вам и синхронизация и кодирование и передача данных. Только геморроя с "ловлей блох" не будет Да и на оптику перейти легко если приспичит.

Удачи! Rob.

Если речь все же вести о скоростных приемопередатчиках, то тут конечно оптика выигрывает.
Опыт приема клока из потока конечно же есть. Много проектов таких, и на 3,125 Гб/с на линию и на 8,5 Гб/с на линию и вот сейчас 15,5 Гб/с на линию делаем. И таких линий 8 штук в параллель. И работать будет, если разводка по плате правильная и оптика тянет.
ВОТ только НЕ зря я спрашивал вас о тактировании. Если на приемных платах вообще НЕТ генераторов, то дело плохо. Ведь для тактирования трансиверов нужен стабильный клок на момент загрузки прошивки! Иначе дела не будет.
И стандартное решение тут одно - одинаковые генераторы на всех платах и передача данных через трансиверы с восстановлением клока из потока и запасом в передаче данных (тоесть протокол с самосинхронизацией по типу Fiber Channel).
Как-то так.

Нет. Виртуальный клок (связанный с отчетами) будет 1ГГц, если по одному фронту.
А реальный клок зависит от конкретной реализации.

Про эквалайзеры я как-то запамятовал. Хорошо, что напомнили. Но скорее всего придется обходиться средствами ПЛИС и минимальной аналоговой обвязкой. Может кстати фильтры аналоговые поставить. Насколько я понимаю, аквалайзинг же тоже аналоговая фильтрация, просто с примочками еще какими-нибудь. Так они АЧХ линии и выправляют.

А так платы с жесткими требованиями по размерам и энергопотреблению. Т.е. всякие дополнительные микросхемы, особенно габаритные и жрущие, не приветствуются)) По этой еще причине вариант с трансивером проигрывает: микросхемы cyclone v с трансиверами по размеру больше.



Не, собственные генераторы на всех платах разумеется есть, что приемных, что передающих. Они(платы) вообще все одинаковые будут приемо-передатчики. Только эти генераторы должны еще синхронность работы АЦП обеспечить, поэтому не должны уплывать друг относительно друга по частоте. Точные цифры допустимого рассинхрона сейчас не помню, завтра напишу. А на Fiber Channel надо глянуть, спасибо.

Можете еще более упростить себе задачу,хотя не знаю есть ли у Альтеры бесплатное ядро SDI. Поставите пару DS30BA101 -> DS30EA101 и будет вам счастье. Гиг на коаксиальные метров на 100 передадите точно. На витой паре будет хуже, но 20 метров должно пробить.

Хотя, если открыть даташит -
2.5 Gbps, 0-25 meters CAT6 UI 0.35
1.5 Gbps, 0-50 meters CAT6 UI 0.35

2.5 Gbps, 0-110 meters RG59 UI 0.35

Приветствую!
Тогда посмотрите еще на чипы типа TI TLK1501 этакий MGT для бед.. экономных У меня линк на них работал на 5 метров по витой паре выдранной из обычного 5cat сетевого кабеля Я тогда ну очень "экономный" был а TI рассылал эти чипы сэмплами на халяву.

Удачи! Rob.

В 2000 -ых MGT то и небыло, а на TLK1501 мы и шпарили гиг на 50 метров. С них на оптику перешли потом.

По даташитам, у чипов по 45-50мА типового потребления, не слишком ли?




70-100мА типовое потребление.

Добрый день.

Есть решение - CoaXPress.
EQCO62R20.
Supports distance up to 212m @ 1.25Gbps over RG11 Coax.

А SDI зачем? Может просто с сериализатора ПЛИС по диф.выходу подать и все. Он (эквалайзер) уже характеристики линии передачи улучшит. Так-то привлекательное решение, особенно если учесть, что эти эквалайзеры можно просто добавить к стандартному решению в случае чего.


Да, многовато конечно. Хотя у меня текущая версия платы около 1 Ватта жрет) Но именно поэтому щас и ломаю голову, как уменьшить, где урезать. А тут на прием-передачу сразу около 0,25 Вт тогда уйдет только на эквалайзеры. Но как дополнительное улучшение, если позволит энергобюджет, очень заманчиво.

Вы бы хотя бы указали, что за Cyclone V на ваших платах? Там же три варианта этих Cyclone V: Cyclone V E, Cyclone V GX и Cyclone V GT.

Может, у вашего Cyclone V есть не занятый PCIe, а вы тут внешние трансиверы сочиняете..

Так я и думаю, какой поставить Пока еще никакого нет. Пока вообще все на Blackfin пашет.

А в плане PCIe.. я конечно с ним не работал и наверняка чего-то не знаю, но он у меня ассоциируется с чем-то большим и распараллеленным типа слота в системном блоке под видеокарту А у меня то тут четыре витые пары на прием/передачу и плата с пол спичечного коробка) Ну короче, я вообще себе это не представляю)

Так может, пора уже познакомиться?

Приветствую!
А у Вас и вариантов то всего 2 - либо классический LVDS минимум 3-4 пары (клок и 2x500 Mb или 3х333) или гигабитный линк с внешним (типа TLK) либо внутренним в FPGA трансмиттером.

В первом случае для "экономного" варианта можно попробовать hdmi кабель с разъемами использовать - как раз 4 пары .

Удачи! Rob.

ТС желал полный дуплекс, а потому 2 клока и 2х2х500 Mb..

Я только не понял, за счет чего он позволяет достичь существенно больших скоростей, чем обычный LVDS по той же витой паре?

Приветствую
Второй клок не обязателен - от одного прекрасно работает.
У меня был проект Clk,1x500 в одну сторону и 2x500 в другую.
Удачи! Rob.

За счет того, что клок внутри данных. Ну и плюс всякие CRC, эквалайзеры и проч.

Так я правильно понимаю, что это тот же самый альтеровский встроенный в cyclone трансивер просто для протокола PCI? Там тоже клок с данными замешивается, кодирования делаются т.д.


Я внутренние встроенные альтеровские блоки имел ввиду, когда писал dedicated tranceiver в первом посте. Не внешние микросхемы.

Да.


У Cyclone V E нет встроенных гигабитных трансиверов, поэтому вам и начали советовать внешние.

На BlackFin? Откуда столько?

Если потребление было бы в несколько раз меньше (например, 200мВт),
тогда имеет смысл попробовать реализовать 0,5...1Гбит/сек внутренними средствами небольшой ПЛИС,
без внешних PHY, чтобы сохранить малое потребление.



Я несколько раз использовал LVDS приемники Циклона-4-е для реализации встроенного осциллографа - в целях отладки дизайна. Данные с LVDS входа стробируются с частотой ~~ 450МГц*8=3,6ГГц, далее обрабатываются, строится картинка, и выводится на SVGA. 500МГц сигналы наблюдаются без проблем. Общее потребление не превышает 200мВт.
Поэтому и не считаю неразрешимой задачу передачи 1Гбит/сек через обычные LVDS-приемопередатчики дешевых ПЛИС. Но как ведет себя 20м витая пара - понятия не имею.

Так там еще внешняя память SDRAM к нему, Ethernet-коммутатор, АЦП. Один коммутатор только греется как кипятильник и жрет соответственно.

Не знаю, правда, сколько будет жрать ПЛИС с почти гигабитным трансивером, пусть и встроенным. Но пока прихожу к выводу, что стоит эту версию попробовать. Помучаю Custom PHY с требуемым кабелем, посмотрю, что получится. О результатах отпишусь. Всем спасибо за соображения.


Да, я и хочу только ПЛИС и АЦП оставить. Так в идеале по энергопотреблению и должно получиться. А основной вопрос сейчас: можно ли обойтись тупо SerDes-ом или придется юзать трансивер с его примочками. Использование трансивера конечно несколько сужает выбор микросхем. Может даже Cyclone IV придется взять, т.к. у пятых со встроенными трансиверами корпуса больно большие.


А Вы на ALTLVDS_RX делали или сами на сдвиговых регистрах и PLL? Какая длина LVDS-линии была?


8 - это фактор десериализации? Т.е. по линии 3,6 ГГц шло?

Сам на сдвиговых регистрах. LVDS-приемник использовался, как аналоговый компаратор (для построения картинки типа глазковой диаграммы и тп), линии там не было. Принимался аналоговый сигнал.


Нет, аналоговый сигнал (наблюдал до ~~ГГц). Те не встроенный логанализатор, а именно осциллограф - для наблюдения повторяющихся аналоговых сигналов.

Витая пара кат 5 только до 100МГц нормируется, а надо 500МГц. Это начиная с кат 6a.
Имхо, имеет смысл сначала исследовать реальный кабель в реальных условиях, а потом принимать решение по схемотехнике.

Для 20-ти метрового кабеля 8-й категории (по ссылке выше) затухание на 600 МГц ~ 9.2 дБ. То есть, на выходе кабеля напряжение будет примерно в три раза меньше, чем на входе.

Тогда имеет смысл пробовать. 50..100мВ p-p LVDS-приемнику будет более чем достаточно.

Неужели, и корпуса M301 (11x11 мм), M383 (13x13 мм) кажутся вам "больно большими"?

Приветствую!

Вот вот - опять все по новой
Вот хоть и древнее но хоть для начальной оценки сойдет Performance of LVDS With Different Cables
Еще раз IMHO - 20m, 1Gb рабочий линк на одной паре обычных LVDS пинов на Cyclone V не сделаете.

Удачи! Rob.

А по-моему, не сойдет..


Ресивер у них тоже зачетный..

Затухание для кабеля Cable G: (Twin-axial cable, specified up 1 GHz) вообще не указано, хотя он наиболее близкий по параметрам к кабелю 8-й категории.

Приветствую!

Я ж пердупредил что древнее - если поискать можно найти и это.
И тут смотрят только драйвера и кабель - без учета проблем передатчика/приемника в FPGA.

Удачи! Rob.