Подскажите, как сделать компонент в котором:
- имеется некоторый электрический пин (в данном случае земля, но реальное подключение создается уже в проекте платы);
- имеется полигон, подключенный к этому пину;
- есть куча механических пинов, подключенных к этому же полигону;
- все это не дает ошибок DRC.

Это если в общем, а в частности речь о счетверенном разъеме с корзиной под SFP, у которого есть требования по размещению полосок меди под компонентом, а также имеется куча пинов, подключенных к земле.
Вместо того, чтобы рисовать на схеме значительные блоки с десятками земляных пинов, хотелось бы объявить большую часть пинов механическими, сохранив их подключение к общему земляному полигону. Этот полигон в зависимости от конкретной платы может быть как обычной сигнальной землей, так и корпусом, поэтому часть пинов (минимум один) должен остаться электрическим для подключения этого сигнала.
Я ж не слишком многого хочу?

Слишком. Рисуйте все пины на схеме, меньше проблем будет.

Дело в том, что мех. пин, это пин без номера. Его в принципе нельзя с уровня схемы подключить к какой-либо цепи, он с точки зрения софта просто отверстие обтекаемое всеми цепями и идущее в сверловку, а не что-то подключаемое. Единственный способ подключить его к цепи это добавить ему свойство NET_SHORT и тогда полигон соответствующей цепи будет к нему подключаться. Но это надо будет сделать с каждым таким пином.

С полосками меди под корпусом тоже удобней работать "наоборот" - не рисуйте медь в футпринте, нарисуйте там зоны запрета меди(кипауты), а потом заливайте шейпом нужной цепи в плате - сразу получите вырезы там, где заливки быть не должно.

Да понятно, но хотелось этого избежать. Хотя возможно этот способ и есть самый правильный.


NET_SHORT предполагает, что я заранее знаю, к какой цепи будет подключен мех. пин. А в общем случае это не так, поэтому и хотелось сразу залить в компоненте полигон и дать ему соединение с этими пинами, а также хотя бы с одним электрическим пином.


Да, это в случае, если земляные пины не получится задать как механические.

Создание полигона в футпринте не дает эффекта - при вставке в плату он остается неподключенным к цепи, равно как и остальные пины к нему подключенные. Этот шейп будет определяться как unassigned, а пины с ним соединенные будут показывать Shorting Errors. И это даже без учета термал барьеров на этих пинах, которые не получится создать.
Так что пины-то можно создать как механические, но мороки с таким подходом получите больше.

Может вам pack_short попробовать на свои выводы?

Имхо городить огород из-за пары десятков пинов на схеме это только усложнять себе жизнь. В BGA исполнениях пара сотен пинов может быть на земле и как-то получается с этим справляться.

у меня SFP-кожух в Allegro идет отдельным компонентом, у которого все выводы - электрические.
На схеме показывается сначала разъем SFP со всеми его контактами, а затем на него ставится кожух, который по схеме выглядит как экран пунктирной линией вокруг разъема (ну выполняет же он и функции экрана в том числе?) и естественно у этого "экрана" есть куча выводов, которые электрически соединяются на землю. Нормоконтроль доволен, конструктор PCB тоже. Ошибок в DRC нет.

Запоминте основное правило работы с Allegro - если это электрически соединяется - то оно железобетонно должно быть отражено в электрической схеме.

Поначалу сильно удивлялся, когда видел что у буржуев на принципиальной схеме часто показаны все монтажные отверстия, болтики, радиаторы и прочее. Ну и целые листы отданные под гигантские прямоугольники BGA-земель тоже выглядели как-то странно.
Теперь вроде привык, но все равно непривычно.

Особый диссонанс возникает, когда видишь такую тяп-ляп китайскую схему в контрасте с ЕСКД-собратом. При этом нередко в ЕСКД фиг разберешься (например, когда номиналы проставлены только в перечне элементов), а на китайской схеме все ясно с первого взгляда.

Часто вообще возникает ощущение, что графические принципиальные схемы - пережиток прошлого, и давно пора бы перейти на HDL-описания. Но, видимо, инерция в отрасли достаточно сильна.

HDL-описания хороши для цифровых схем.
ПЛИСы и процессоры с памятью прекрасно описываются. Фильтрующие конденсаторы по питанию - вообще песня.
Но аналоговая часть в HDL-виде, пожалуй, будет нечитаема и неудобна для наладки.

А ЕСКД позволяет схемы в виде текстового описания предоставлять?

Тот же вопрос с примером из даташита:
Нажмите для просмотра прикрепленного файла

См. стр. 3: Recommended PCB layout. Под коннектором есть две зоны. Зашрихованная - полигон земли. Не заштрихованная - область разрешенной трассировки.
Если в футпринте ввести зону кипаута на штрихованной части - земля туда уже не ляжет. Наоборот - тем более нельзя.
Вот и появляется желание залить полигон сразу в символе.

Попробуйте поиграться с Route Keepout и параметрами Shapes_Allowed или Routes_Allowed.

У вас какая версия Cadence - 16.6 или 17.2?

Теоретически речь о 17.2.