Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Xilinx ISE Design Suite 14.7 + undefine pin
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Среды разработки - обсуждаем САПРы
DanilinS
Можете подсказать, в каком состоянии у Spartan-6 выводы, которые я не прописал в проекте?

У квартуса неиспользуемые выводы переключаются на выход и выставляется "0" (? - могу ошибаться) ( по умолчанию. можно переопределить поведение для неиспользуемых ног).

А в Xilinx ISE Design Suite (Xilinx PlanAhead ) найти не могу.
RobFPGA
Приветствую!

Цитата(DanilinS @ Aug 9 2018, 08:24) *
Можете подсказать, в каком состоянии у Spartan-6 выводы, которые я не прописал в проекте?

У квартуса неиспользуемые выводы переключаются на выход и выставляется "0" (? - могу ошибаться) ( по умолчанию. можно переопределить поведение для неиспользуемых ног).

А в Xilinx ISE Design Suite (Xilinx PlanAhead ) найти не могу.
В ISE эта опция находится в меню параметров Generate Progrsming File/Configuration Options/Unused IOB Pins - по умолчанию input:PullUp

Удачи! Rob.
DanilinS
Спасибо. Опцию не нашел, но направление поиска подсказал. Сделал через опцию "-g UnusedPin" Bitstreram
RobFPGA
Приветствую!
Цитата(DanilinS @ Aug 9 2018, 09:49) *
Спасибо. Опцию не нашел, но направление поиска подсказал. Сделал через опцию "-g UnusedPin" Bitstreram
Это она и есть. Ищите в окне Process правой кнопкой на Generate Progrsming File
пункт меню Process Properties

Удачи! Rob.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.