Здравствуйте.
Разрабатываю первое устроство с PCIe свитчем, для тактирования планирую применить такую схему:
Нажмите для просмотра прикрепленного файла
Правильна ли эта схема тактирования?
В референсном дизайне тактирование сделано чуть по-другому: сначала клок делится на 3, один из которых подаётся на PCIe свитч, а два других - на два дополнительных размножителя клоков, с которых уже на Downstream PCIe разъёмы (т.к. в референсном дизайне 15 Downstream портов). Прикрепил PDF-ку структурной схемы тактирования референсного дизайна.
Нажмите для просмотра прикрепленного файла