Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Низкоуровневая верификация TCP/IP стека в FPGA
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Языки проектирования на ПЛИС (FPGA)
RobFPGA
Приветствую!

Собственно subj. Озадачили меня вот. cranky.gif

Есть некая реализация TCP/IP покрытая неким подобием функциональных тестов. И надо бы проверить на соответствие всяким RFC. Понятное дело можно учитаться спецификациями вусмерть (и кажется мне этого не избежать). Но может есть что для более легкого старта - типа набора скриптов/сценариев покрывающих основные требования. Или библиотеки какие для генерации пакетов по таким сценариям. Чтобы можно было их например прикрутить их через DPI к симулятору.

В общем пытаюсь схалявить набрать крит. массу информации для осознания глубины проблемы.

Удачи! Rob.
TRILLER
Цитата(RobFPGA @ Sep 28 2018, 18:38) *
Приветствую!

Собственно subj. Озадачили меня вот. cranky.gif

Есть некая реализация TCP/IP покрытая неким подобием функциональных тестов. И надо бы проверить на соответствие всяким RFC. Понятное дело можно учитаться спецификациями вусмерть (и кажется мне этого не избежать). Но может есть что для более легкого старта - типа набора скриптов/сценариев покрывающих основные требования. Или библиотеки какие для генерации пакетов по таким сценариям. Чтобы можно было их например прикрутить их через DPI к симулятору.

В общем пытаюсь схалявить набрать крит. массу информации для осознания глубины проблемы.

Удачи! Rob.

Ну надо же!
Прошу прощения за грубость. sm.gif
Случайно не Бостон?
RobFPGA
Приветствую!
Цитата(TRILLER @ Sep 28 2018, 23:43) *
...
Случайно не Бостон?
Нее - так далеко от родного дома я еще на уехал sm.gif

Удачи! Rob.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2022 Invision Power Services, Inc.