Образцы печатных плат. 2 штуки, 2..2.5 кв.дм/ каждая. На плате будет стоять один FG400 - BGA 1.0 mm 20x20 pins (XC3S1600E) и некоторое количество более простых корпусов (вероятно, BGA вообще будет только один корпус).

Топологическеи нормы - вычитаны из мануала Xilinx ug012

* внутренний диаметр VIA - 0.3
* наружный диаметр VIA по пояску - 0.61
* толщина проводника - 0.13
* зазор между проводником и наружным краем контактной площадки VIA - 0.13
* на внутренних слоях зазор между проводником и "каналом" VIA (при условии что канал проходит "мимо") получается, насколько я понимаю 0.23
* никаких извращений типа глухих и слепых отверствий

Паяльная маска с друх сторон. Покрытие платы - иммерсионное золото. Шелкография особо не нужна, но если будет не дорого - то можно сделать.

Количество слоев: 8.

Все остальные "фичи" по минимуму
* вырубка на гильотине
* больших отверствий не будет
-- под крепеж - 3.5мм, хорошо бы металлизировать - но это не обязательно.

Сроки - 3 недели устроит. В принципе, даже 6 недель устроит, если это позволит существенно сэкономить деньги.

Мне сейчас важно оценить по порядку величины бюджет проекта, в предположении, что таких опытных заказов (естественно, разных) будет сделано 3-4 штуки в течении полугода.

Туманные договоренности "А вот давайде мы договор подпишем, мы Вам образцы дешевле, а Вы у нас серию, а если не закажите серию - то платите бабки" не рассматриваются. Отношения предельно просты: платим деньги, получаем платы.

Большая просьба примерно (+- 100$) оценить стоимость и сроки одного такого опытного заказа.

Файл для оценики, естественно прислать не могу, т.к. пока такая плата существует в виде блок-схемы на А3, висящей на стене передо мной.

Пишите ea{псище}kbkcc[тчк]ru, если по каким-то причинам не (можете | хотите) здесь светить цены.

Я прикинул, получается в Китае
примерно от 800 до 1000$ (в среднем 900$) за заказ 2 шт с подготовкой, электроконтролем и AOI.
Это включая НДС, в рублях по ЦБ.

Вот как я понимаю ситуацию с трассировкой.Т.е. получается, что под BGA 1.27 можно попытаться изготовить опытную плату на отечественном заводе по вполне скромным нормам.

Теперь считаем варианты.

Пусть на пути к серии нам надо сделать 4 опытных платы. На каждой плате у меня будет стоять два XC3S1600E в корпусе FG400.
Считаем для "авангардной" китайской технологии
4 платы 4*1000=$4000
8 камней XC3S1600E-4FG400CES=$800

Итого порядка 5К на упомянутые работы.

Но мы пойдем другим путем!

Для отладки будем использовать Virtex-II XC2V1000-4BG575C, BGA с шагом 1.27 цена грубо $250. На нем делаем две первых опытных платы, а два других этапа уже делаем на "боевых" камнях.
Опытные платы будем делать на 6 слойке, их расчета 2 дорожки между каналами VIA (top слой 2 ряда; внутренние слои 2 слоя х 2 ряда=4 ряд; bottom слой 1 ряд; итого используем 7 рядов , т.е. почти все выводы BG575). По моим оценкам, если не гнать по срокам, образцы за $350-400 точно сделают (PS Electro и др.).

Для экономии XC2V1000-4BG575C будем перепаивать. Пусть за 100$ чип перепаивают с 50% вероятностью успеха. Т.е. на два платы нам надо 3 чипа и 100$ за перепайку.

2 платы по "тупой" технологии - $800
отладочные чипы (3 шт) и перепайка - 3*250+100=$850
2 платы по "авангардной" технологии 2*1000=$2000
4 "боевых" чипа 4*100=$400

Итого $4050. Пусть $4000. Достаточно заметная экономия.

!большой +! Virtex-II - просто замечательная вещь для отладки. Ресурсов море. Можно, например, вместо XC2V1000-4BG575C поставить XC2V2000-4BG575C ($450) на то же место, загнать туда Microblaze самый крутой (он отъест %20 от XC2V2000), из внутренней памяти он даст 120MIPS+, и часть алгоритимов, которые потом будут в железе, реализовать программно. Отладить девайс целиком, и постепенно неспеша "утаптывать" эти алгоритмы в аппаратную реализацию на XC3S1600E.

!большой -! Spartan 3E и Virtex-II, мягко говоря, разные камни, и при переноске может быть масса тонкостей.

Для каких-то простых отладочных вещей можно вообще поступить проще. Взять и развести XC2V1000-4BG575C на 4-х слойке. 2 слоя на сигнальную часть, один на землю, а еще один частью на питание, частью на сигнальный. Если использовать глюкодавы 0402, то можно напаять их с обраной стороны платы с FPGA прямо на VIA при шаге 1.27. Хулиганство, конечно, но вручную горячим воздухом запаяется. Так можно использовать 3 ряда пинов, или (24+22+20)*4 = 264 сигнальных выводов. Теоретически с извращениями можно использовать почти 4 ряда пинов (24+22+20+18)*4 = 336. Мне пинов 300 хватит, так что расходы можно еще достаточно заметно сократить, т.е. такая 4-х слойка будет стоить по моим оценкам $250.

В общем, Virtex-II в корпусах BGA 1.27 рулез!

Что-то меня переклинило Ведь все просто. PCB technology, Ваши предложения действуют?Тогда получается все совсем просто.

*** Для BGA 1.27, 4 класс
На top можно развести 3 ряда. На bottom можно развести 2 ряда, если "упросить" сделать наружный диаметр контактной площадки VIA в некоторых местах 0.5, (или пойти на зазор 0.1 в некоторых местах)то и на bottom 3 ряда. Тогда при 4-х слоях у меня будет 6 рядов, что даст почти полную утилизацую BG575

Если взять 6 слойку, то и проблем с питанием вообще никаких не будет, и 8 рядов развести можно.

*** Для BGA 1.00, 4 класс
Для 6-слоек. Top/bottom по два ряда, еще два ряда на внутренних. Итого 6 рядов - достаточно полное использование Spartan3E FG484.

В 5 классе получится по 3 ряда на top/bottom, но по ряду причин мне 6-слока более удобна.

Итак, ситуация прояснилась - мой опытный заказ будет стоить 450$, и тренироваться я смогу на "боевых" камнях - уж больно дорогое удовольствие этот Virtex.

PCB technology - большой

Да, предложение действует.

4 слоя, 5-й класс, "пробный" заказ - 449$.
6 слоев, 4-й класс, "пробный" заказ - тоже 449$.

Для того и сделано, чтобы "пробовать".

С уважением,
Александр

Если заказывать у нас, 4 платы по 8 слоёв 100*200мм каждая будут стоить в сумме 1083Евро в России с НДС. Срок производства 10 рабочих дней, неделя на доставку. 5 класс с химическим золотом, электротест АОИ включены.
С Уважением