Помогите пожалуйста!
Нужно оттрасировать схему. Выгружал net list из schematic и загружаю его в pcb. Далее пытаюсь оттрасировать quick route. Но он выдает clearance violation (между pad'ами). Причем только к корпусу q-sop под max232, взятый из библиотеки maxim.lib с p-cad.com. В options->design rules поставил все зазоры 0.01 mm... а все равно сыпятся эти ошибки и не трассируется схема...

У меня как-то была такая проблема, долго мучился, а потом оказалось, что загвоздка была в посадочном месте, делал правда сам - два пада оказались друг на друге!
Проверьте компонент. Еще могу посоветовать разводить его в ручном режиме

Так я корпус беру уже нарисованный... по идее не может быть ошибки из за этого.
Тем более, что ошибка не одна вылетает...а ровно столько, сколько у меня контактных площадок Может там помимо design rules еще где-то clearance violation можно задать?

А при выполнении ручной трассировки не доводятся проводники до контактных площадок

Если P-CAD 2001, то выкладывайте файл, нужно смотреть (если конечно схема не intellectual property, что называется ).

Clearance 0.01? Кто вас научил так делать? Забейте его ногами и поставьте 0.3mm для всего в Design rules.

У меня 0.2мм стоит. Что б между ДИП корпуса с шагом 2.54 можно было провести дорожку. Платы делаю для ЛУТ.

Повторяю: 0.3. Ноль точка ТРИИИИИИ!!!!

Ну и шаг сетки поставьте 0.1 к примеру.
Ну и компоненты малость подвигайте мышой, чтоб в сетку уперлись.

Проверьте, что Вы задали ограничение 0.2мм WIRE-TO-PAD и PAD-TO-PAD для всех[u] сигнальных слоев. Задайте автотрассировщику ширину дорожек 6 mil (0.15mm).




Проверьте, что Вы задали ограничение 0.2мм WIRE-TO-PAD и PAD-TO-PAD для всех сигнальных слоев. Задайте автотрассировщику ширину дорожек 6 mil (0.15mm).

Господа ( Дамы, товарищи, коллеги, форумчане), а кому Вы все это советуете? Топик стартер с мая месяца уже наверняка решил свои проблемы.