Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Шаги создания ИС
Форум разработчиков электроники ELECTRONIX.ru > Аналоговая и цифровая техника, прикладная электроника > Цифровые схемы, высокоскоростные ЦС
Funt
Есть verilog описание фильтра (в среде Quartus).
Какую последовательность шагов нужно выполнить, чтобы перейти от этого описания к какому-то подобию "схемы электрической принципиальной" и выполнить ее размещениее на кристалле.
Какие программы для этого обычно используются.
Как наиболее просто сделать переход от Quartus'а к этим программам (в проекте используются мегафункции Quartus'a sad.gif )
Funt
ОК. Что такое gate-level netlist?
Достаточно ли будет получить gate-level netlist в Квартусе, чтобы далее его использовать для проектирования СБИС?
vetal
2Funt:
Какая технология, производитель?
У вас есть хотя бы технологические библиотеки?
KMC
Немного темой ошиблись - надо было в разработку ИС схем писать.

А если в общем, то надо:
1. Синтезировать Verilog описание на основе имеющейся технологической библиотеки.
2. Разместить и произвести трассировку библиотечных элементов на кристалле.

ПО используется фирм Synopsys, Cadence, Mentor Graphics.
Funt
Цитата(vetal @ May 29 2006, 14:11) *
2Funt:
Какая технология, производитель?
У вас есть хотя бы технологические библиотеки?

Думаю будут где-то через год.
Вот до какого уровня надо довести схему на верилоге, чтобы через год небыло задержек, хотелось бы узнать сейчас.

Цитата(KMC @ May 29 2006, 14:56) *
Немного темой ошиблись - надо было в разработку ИС схем писать.

А если в общем, то надо:
1. Синтезировать Verilog описание на основе имеющейся технологической библиотеки.
2. Разместить и произвести трассировку библиотечных элементов на кристалле.

ПО используется фирм Synopsys, Cadence, Mentor Graphics.

Спасибо!
Темы конкретно по ИС не нашел (возможно слепsmile.gif ), поэтому поместил в самую близкую к ИС, как мне показалось.
А что получим в результате синтеза? Какие данные и в каком виде?
Существует ли какое-то бесплатное ПО, которое бы позволило сделать только синтез verilog описания?
vetal
Синтез в данном случае не уместен. Разве что условный.
для того, что бы написать хороший rtl необходимо иметь хотя бы общее представление о составе библиотечных элементов.

Первое, что необходимо сделать- поставить человеческий симулятор(Active-HDL
|| Fpga adv+modelsim), и отладить проект без использования архитектурно-зависимых составляющих
(создать коллекцию тестовых последовательностей, с максимально возможным покрытием логики).
Далее синтез - synplify_asic, design compiler или leonardo spectrum. C последним мы не сошлись характерами, design compiler - крутая штука(по моему, в последнее время только под linux), и наконец synplify asic - с ним я почти на "ты", чего и вам рекомендую(как говорицца - проще некуда).
Для синтеза необходимы технологические библиотеки: a) можно взять первые попавшиеся, к примеру из поставляемых в комплекте с синтезатором; cool.gif дожидаться своих.

Для вас, сейчас единственная задача - сделать синтезируемый rtl и отладить его, больше нечего т.к. руки связаны отсутствием библиотек.
Mad Makc
Цитата
наконец synplify asic - с ним я почти на "ты"

а какая у вас версия?
vetal
Цитата
а какая у вас версия?

3.1(по моему), из состава rapidchip test drive.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.