Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: проблема в Synopsys DC
Форум разработчиков электроники ELECTRONIX.ru > Cистемный уровень проектирования > Разработка цифровых, аналоговых, аналого-цифровых ИС
shems
Синтезирую Verilog RTL в Synopsys DS,
при Analyze-е выдает OK, а вот при Elaborate вудает: Error, Current design is not а valid top-level physical cell.

Verilog RTL состоит из двух файлов, top_cell.v и core.v. В top_cell.v файле только инстансы Core из core.v и соединения с портами модуля top_cell. Есть ли материал где описан требования к input data?
SM
Цитата(shems @ Jun 9 2006, 17:53) *
при Analyze-е выдает OK, а вот при Elaborate вудает: Error, Current design is not а valid top-level physical cell.


Вроде вот как нынче:


$dc_shell-t
read_verilog core.v
read_verilog top_cell.v
link
#define constraints if needed
#set variabes/options if needed
compile

и всё... Что за архаические elaborate/analyze? Какая версия DC?

ЗЫ вместо компиле можно компиле_ультра wink.gif
shems
Цитата(SM @ Jun 15 2006, 03:27) *
Цитата(shems @ Jun 9 2006, 17:53) *

при Analyze-е выдает OK, а вот при Elaborate вудает: Error, Current design is not а valid top-level physical cell.


Вроде вот как нынче:


$dc_shell-t
read_verilog core.v
read_verilog top_cell.v
link
#define constraints if needed
#set variabes/options if needed
compile

и всё... Что за архаические elaborate/analyze? Какая версия DC?

ЗЫ вместо компиле можно компиле_ультра wink.gif

У меня DC 2004 SP2. psyn_shell. Кстати в DC2005 SP2 лицензия не подходит для GUI. Можете посоветовать лекарство для GUI? Соф из нашего фтп.
Mad Makc
bb-offtopic.gif
Уважаемый shems!
В каком-то топике проскакивало, что у вас есть Sy*nplify*ASIC*5.2( или 5.1 или 5.0, не помню).Но не крякнутый.Не могли бы вы его на фтр выложить?
shems
Цитата(Mad Makc @ Jun 20 2006, 17:49) *
bb-offtopic.gif
Уважаемый shems!
В каком-то топике проскакивало, что у вас есть Sy*nplify*ASIC*5.2( или 5.1 или 5.0, не помню).Но не крякнутый.Не могли бы вы его на фтр выложить?

Да есть в /pub/FPGA/_Synplicity_/win/Synplify.ASIC.5.2.4/
Mad Makc
Спасибки.
Михаил А
решили проблему ?
я не рекомендую использовать elaborate и работу с библиотеками
лучше просто read и потом current_design

если есть желание - давайте код - у себя проверю
SM
Цитата(Михаил А @ Jul 5 2006, 20:05) *
я не рекомендую использовать elaborate и работу с библиотеками
лучше просто read и потом current_design


Только, единственное, если имеются параметризованные модули, придется делать (только им) analyze.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.