Кто подскажет производителей ИМС статической ОЗУ параллельной архитектуры 32К или64К*8со встроенной защёлкой адреса? У меня ограничения по габаритам, вспомнилась старая архитектура (журнал "Микропроцессорные средства и системы") В интернете не увидел ничего подобного. Выгоды понятны,-меньше ножек на БИС памяти , проще разводка п\п и меньше размер! Неужели ничего нет? Казалось бы подключение Внешнего ОЗУ набило оскомину.Пром.стандарт для многих семейств контроллеров(ALE,WR&RD)!Просто не верится...
Неужели Зеленоградский кремниевый производственный комплекс такое не потянет?

Кликните в любом поисковике SRAM.
Это -все про статическое ОЗУ.

Ищите по "SRAM with internal address latch". Только думаю, что найденное будет полной экзотикой недоступной для покупки. Так что ИМХО, не стоит даже и искать, а думать куда регистр пристроить. Или нельзя ли SRAM с последовательной шиной использовать (если, например, ОЗУ нужно для памяти данных)?

Вы уточните, что вы хотите.ОЗУ с параллельной организацией (8кх8) адреса и данных в СССР не имели
защелок.Я не помню.Укажите тип.Защелки были у асинхронных ОЗУ с организацией 2кХ1,4кх1,8кх1 и т.д.Для организации банка ОЗУ необходимо по 8 микросхем.В чем вы видите преимущество этих
микросхем?

Я к сожалению не помню тип тех микросхем (даже подшивок тех журналов нет...). Речь идёт о стандартном подключении, когда шина данных мультиплексируется с младшим байтом адреса в сопровождении ALE. защёлкивается ТОЛЬКО адрес. В журнале были анонсированы две микросхемы, отличающиеся функцией по CS. Одна из них как раз и ловила на свой CS ALE...
Удивляюсь, что рынок пуст для такого применения. Выгода же очевидна!

Дык это актуально лишь для узкого круга МК и их применений. Типа 51-х контроллеров с доп. SRAM. А если кроме SRAM еще и Flash внешнюю нужно (или другую периферию на шину), то все равно регистр для каждого устройства на шине потребуется. Ну и зачем это нужно? Проще и дешевле один регистр на всех поставить.

У меня ограничения по габаритам...
Соскочил с 51-х 7 лет назад. На ARM в этой задаче переходить дорого(ОЗУ на борту много!.у некоторых). AVR всего 4к, кстати протокол для расширения ОЗУ тот-же, что и на 51! Можно PIC задействовать. Вот уже 3 архитектуры в заявке на применение...С утра,кстати, мне подкинули мысль включить ARM или 51 в качестве внешней памяти..Будет дешевле, чем такую экзотику лепить...

Вот не верю, что LVC573 + SRAM256K В узком соике (такая есть наверно) не влезет куда-то там.

Попробуйте развести плату в 2 слоя с минимумом отверстий при (4*8+3+питание)=37линий. А на соик неизбежны переходные отверстия. Монтаж у меня двухсторонний, к тому-же...
Конечно это всё от нищеты, но согласитесь, какие перлы решений!!!

А переходных отверстий-то почему минимум?

Стоимость п\п напрямую зависит от числа отверстий (с метализацией!) и её площади. Так нас выдрессировали!! Качество разводки зависит не только от количества неразведенных линий, но и от количества переходных отверстий (Причём, по ЗЕМЛЕ недопустимо, особенно в аналоговых схемах..). Чем их меньше тем дешевле п\п!

Если скорость обмена с ОЗУ не критична, можно посмотреть в сторону FRAM. SO-8, I2С или SPI, энергонезависима, количество перезаписей неограничено(вроде бы).
http://ramtron.com/doc/Products/nonvolatil...e_list.asp?ID=5

Рамтрон ОЧЕНЬ дорог, как оказалось! Зато бешенный рессурс 10_000_000_000 зп\чт...
Всем спасибо!
Ммммммммммм.....Осадок остался. Тип той микросхемы сообщу, если надыбаю подшивочку у приятелей...

Даже если Вы найдети тип той советской микросхемы (если она не аналог буржуйских), не факт, что Вы ее найдете живьем. В Микропроцессорных средствах иногда писали о вещах существоваших в штучных экемплярах как о серийных.



Насколько я помню были две таких МС 1821РУ55 и 1821РЕ55 - переферийный МС для 1821ВМ85 - микропроцессора. Одна порты (8+6), таймер, 256 байт RAM, вторая - ROM и порты. Но их пратическая ценность равна "0". 51-й их покрывает с головой (вместо 3-х микросхем одна).

...Насколько я помню были две таких МС 1821РУ55 и 1821РЕ55 - переферийный МС для 1821ВМ85 - микропроцессора. Одна порты (8+6), таймер, 256 байт RAM, вторая - ROM и порты. Но их пратическая ценность равна "0". 51-й их покрывает с головой (вместо 3-х микросхем одна).
...


... в продолжении...

Да и еще такое чудо, как 573РФ10 (по моему 2к УФСППЗУ) + порты... 40выводной "монстр"...

А из импортных ОЗУ с защелкой ... да, было такое "чудное чудо", типа MOSEL MS6397, 6398...

http://www.datasheetarchive.com/datasheet/pdf/14830.html

Но где Вы их сейчас найдете?

Вот еще одна идея, как обойтись без защелки адреса, если допустИм страничный доступ к памяти.
Напрямую соединяете старший байт адреса озу с портом, а младший гоняете вместе с данными, как обычно, останется только программно переключать банки данных.

К сожалению поздно подключился к теме, но может быть кому-то подойдёт сама идея...

Защелкивается МЛАДШИЙ байт адреса, поэтому непонятно как без защелки разделить адрес от данных

Виноват, рука пронесла! Без защелки никак, идея отменяется(:-)!

В дополнение к стоимости, она зависит от расхода травильного раствора. Поэтому все свободные места заливаются полигонами. Вот такая бодяга...