Есть микросхема (приемопередатчик, хотя это маловажно), которая тактируется сигналом CLK. Диапазон допустимых частот для CLK 15...30 МГц. В примере (электрическая схема отладочной платы, заточенной под микруху) стоит генератор с фиксированной частотой (25 МГц). Я предполагаю следовать рекомендациям и схемотехнике отладочной платы при разработке своего проекта. Тем более, что в нормальном режиме мне необходимо именно 25 МГц. Но для целей отладки и из любопытства хочется иметь возможность потестировать тот же CLK на всем диапазоне частот. Для получения изменяемой частоты предполагаю использовать FPGA'шную PLL. Отдельную плату для этих целей естественно делать не собираюсь.
Внимание вопрос(ы)

Можно ли завести на CLK тактовый сигнал и от генератора и от PLL ? Ну в смысле переключаться между этими вариантами с помощью джампера. Насколько при такой конструкции ухудшится качество синхросигнала CLK ? Критично ли врезание джампера в сигнальную линию для приведенного частотного диапазона ? Кто-нибудь так делал ?