Вообщем вопрос следующий есть в системе ARM PE9302 на его внешней шине висит FPGA EP1K50 и нет смысла ставить еще конфигурационное ПЗУ для ПЛИС хочу вот ее грузить прям с процессора
Вот вопрос такой народ говорил что это ктото такое уже делал расскажите плиз или скажите где про такие фокусы можно глянуть инфу
Зарание благодарен!!!
Полная версия этой страницы: Помогите люди с EP1K50
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
http://www.altera.com/literature/lit-config.jsp
"Configuring Mercury, APEX 20K (2.5 V), ACEX 1K & FLEX 10K Devices", раздел "PS Configuration Using a Microprocessor", "Passive Parallel ...".
Так же можно и через jtag, для этого достаточно скачать пример программы для 51 с сайта altera.
"Configuring Mercury, APEX 20K (2.5 V), ACEX 1K & FLEX 10K Devices", раздел "PS Configuration Using a Microprocessor", "Passive Parallel ...".
Так же можно и через jtag, для этого достаточно скачать пример программы для 51 с сайта altera.
Ноги MSEL у ПЛИС должны задавать пассивную последовательную конфигурацию (PS, Passive Serial).
1) получить файл конфигурации в формате RBF
2) загнать его последовательно в ПЛИС так (пишу по памяти, уточнить можно в Configuration Handbook на сайте Altera):
2.1) Дёрнуть nConfig вниз микросекунд на 10, отпустить.
2.2) Все байты файла RBF загнать в ПЛИС младшими битами вперёд:
2.2.1) установить бит на Data0
2.2.2) сделать такт на DCLK
2.3) Выдать ещё штук 100 тактов - не помню точно, сколько хочет ACEX
2.4) Можно проверить результат: посмотреть на ConfigDone (не забыть - там открытый сток, нужен подтягивающий к плюсу резистор), должен быть высокий уровень.
Лично мне на проверку ConfigDone всегда жаль линии, проверяю, работает ли обмен с ПЛИС.
Кстати, Acex понимает ещё и пассивную параллельную конфигурацию. Оно, конечно, побыстрее будет, но тогда при переходе на Cyclone придётся переписывать код, загружающий конфигурацию. Не бог весть что, но лень.
1) получить файл конфигурации в формате RBF
2) загнать его последовательно в ПЛИС так (пишу по памяти, уточнить можно в Configuration Handbook на сайте Altera):
2.1) Дёрнуть nConfig вниз микросекунд на 10, отпустить.
2.2) Все байты файла RBF загнать в ПЛИС младшими битами вперёд:
2.2.1) установить бит на Data0
2.2.2) сделать такт на DCLK
2.3) Выдать ещё штук 100 тактов - не помню точно, сколько хочет ACEX
2.4) Можно проверить результат: посмотреть на ConfigDone (не забыть - там открытый сток, нужен подтягивающий к плюсу резистор), должен быть высокий уровень.
Лично мне на проверку ConfigDone всегда жаль линии, проверяю, работает ли обмен с ПЛИС.
Кстати, Acex понимает ещё и пассивную параллельную конфигурацию. Оно, конечно, побыстрее будет, но тогда при переходе на Cyclone придётся переписывать код, загружающий конфигурацию. Не бог весть что, но лень.
как я понял для "51" это контроллера в архитектурой i8051 чтото поиcкал и не нашел можно ссылку если не трудно.
Зарание благодарен!
Зарание благодарен!
Цитата(asen @ Jul 13 2006, 13:22) 
как я понял для "51" это контроллера в архитектурой i8051 чтото поиcкал и не нашел можно ссылку если не трудно.
Зарание благодарен!
Зарание благодарен!
Да, 8051( i не обязятельно, можно и атмел
).https://www.altera.com/support/software/dow...m/jam-index.jsp
Использовать PS режим будет проще, чем jtag.
Цитата(asen @ Jul 13 2006, 12:22)
как я понял для "51" это контроллера в архитектурой i8051 чтото поиcкал и не нашел можно ссылку если не трудно.
Зарание благодарен!
Зарание благодарен!
Не обязательно 51-й контроллер. Можно любой, который вам больше нравится.
Я делал на Атмеге, инициализация занимала 700 мс (с учетом сброса в 200мс). А алгоритм достаточно подробно описал DSIoffe.
Добавлю что если у вас есть SPI на борту контроллера, то его смело можно использовать для вливания данных. Так будет заметно быстрее на больших камешках.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.