Ищу nand flash controller корку VHDL, Verilog может подскажете где взять

www.opencores.org может там есть?

Было бы не спрашивал

Этот вопрос уже всплывал в конфе(думаю не 1 раз), автор поста вроде ничего не находил, чем кончились его поиски х.з.
И что вам мешает самому реализровать эту кору?
простейший PIO контроллер, с обработкой в софте всей специфики NAND памяти(обьем, скорость работы, чтение, запись и т.д.)

Проблема не в PIO и скорости работы а таких вещах как bad block management, wear leveling, file translation layer, flash file system,
ecc correction и т.д. а это уже не шутка

то есть Вы хотите чтобы все эти вещи, перечисленые вами, были бы реализованы в железе?
КРУТО
а Вы думали сколько это шутка "весить будет в граммах" в самом железе?
ИМХО дешевле и быстрее софтом такое реализовывать.

Да без проблем, только и на софт информации днем с огнем, если есть идеи где взять исходники, буду только благодарен.

посмотрите на софт к стартовому набору на Спартан 3Е от диджилент. Там кое-что из этого вроде сделано....

может стоить посмотреть реализацию JFFS2 для NAnd в Ecos?
или в в других RTOS
nand jffs2
вообщем ключевые слова для поиска NAND JFFS2 ECC

Спасибо. Посмотрю.

и ставить еще одну флешку для хранения карты битых секторов?!
или как вы себе представляете реализацию данной фичи на ПЛИС?

bad block managment в nand можно просто решить
1 сектор всегда исправный и гарантируется производителями нанда

NAND Flash Technical Notes
Invalid blocks are defined as blocks that contain one or more invalid bits whose reliability is not guaranteed by Samsung. The information
regarding the invalid block(s) is so called as the invalid block information. Devices with invalid block(s) have the same quality
level or as devices with all valid blocks and have the same AC and DC characteristics. An invalid block(s) does not affect the performance
of valid block(s) because it is isolated from the bit line and the common source line by a select transistor. The system design
must be able to mask out the invalid block(s) via address mapping. The 1st block of the NAND Flash, however, is guaranteed to be a
valid block up to 1K program/erase cycles
а в плисе реализовывать такое человек вроде бы передумал

http://www.micron.com/support/email/produc...tware_agreement

vhdl NAND-ECC core

Посмотрите на freemodelfoundry.com
Там есть куча готовых проектов для разных типов и фирм.
Вот только у меня появилась новая проблема - как подключить
новые библиотеки (VITAL для IEEE и FMF). Все файля для этого есть
а не получается.

Сайт FMF посвящен суть моделям памяти разных типов. При всём энтузиазме не понимаю как модель превратить в контроллер памяти. :-/