Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Проблема с компиляцией библиотек решилась сразу после установки второго сервиспака
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Среды разработки - обсуждаем САПРы
axalay
Моделсим запускается и выдает сообщение :

# Loading work.test_clock
# Loading work.clock
# Loading work.dcm1
# Loading C:\Xilinx\verilog\mti_se\unisims_ver.BUFG
# Loading C:\Xilinx\verilog\mti_se\unisims_ver.IBUFG
# Loading C:\Xilinx\verilog\mti_se\unisims_ver.DCM
# Loading C:\Xilinx\verilog\mti_se\unisims_ver.dcm_clock_divide_by_2
# Loading C:\Xilinx\verilog\mti_se\unisims_ver.dcm_maximum_period_check
# Loading C:\Xilinx\verilog\mti_se\unisims_ver.dcm_clock_lost
# Loading work.stm4ser
# Loading C:\Xilinx\verilog\mti_se\unisims_ver.GT_CUSTOM
# Loading C:\Xilinx\verilog\mti_se\unisims_ver.GT
# Loading C:\Xilinx\verilog\mti_se\unisims_ver.GT_SWIFT
# Loading C:\Xilinx\verilog\mti_se\unisims_ver.GT_SWIFT_BIT
# Loading work.glbl
# ** Warning: (vsim-PLI-3003) C:/Xilinx/verilog/mti_se/unisims_ver/unisims_ver_SmartWrapper_source.v(18339): [TOFD] - System task or function '$lm_model' is not defined.
# Region: /test_clock/UUT/module1/GT_CUSTOM_INST/gt_1/gt_swift_1/I1

Все понятно кроме этого варнинга. И соответственно сигналы с рокетИО не определены (для его генерации использовал) корген. Может кто сталкивался с этим? Все остальное симулируется замечательно
axalay
Все вроде решил....но это г...но сапром не назовешь-сплошные глюки и так много лишних телодвижений. альтера форевер. В альтере я то же самое промодулировать потратил ну не более часа.


Цитата(axalay @ Aug 22 2006, 17:12) *
Моделсим запускается и выдает сообщение :

# Loading work.test_clock
# Loading work.clock
# Loading work.dcm1
# Loading C:\Xilinx\verilog\mti_se\unisims_ver.BUFG
# Loading C:\Xilinx\verilog\mti_se\unisims_ver.IBUFG
# Loading C:\Xilinx\verilog\mti_se\unisims_ver.DCM
# Loading C:\Xilinx\verilog\mti_se\unisims_ver.dcm_clock_divide_by_2
# Loading C:\Xilinx\verilog\mti_se\unisims_ver.dcm_maximum_period_check
# Loading C:\Xilinx\verilog\mti_se\unisims_ver.dcm_clock_lost
# Loading work.stm4ser
# Loading C:\Xilinx\verilog\mti_se\unisims_ver.GT_CUSTOM
# Loading C:\Xilinx\verilog\mti_se\unisims_ver.GT
# Loading C:\Xilinx\verilog\mti_se\unisims_ver.GT_SWIFT
# Loading C:\Xilinx\verilog\mti_se\unisims_ver.GT_SWIFT_BIT
# Loading work.glbl
# ** Warning: (vsim-PLI-3003) C:/Xilinx/verilog/mti_se/unisims_ver/unisims_ver_SmartWrapper_source.v(18339): [TOFD] - System task or function '$lm_model' is not defined.
# Region: /test_clock/UUT/module1/GT_CUSTOM_INST/gt_1/gt_swift_1/I1

Все понятно кроме этого варнинга. И соответственно сигналы с рокетИО не определены (для его генерации использовал) корген. Может кто сталкивался с этим? Все остальное симулируется замечательно
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.