Если взять 100 Мгц камень с внешней шиной, то реально ли организовать обмен с FPGA в 8 битном мультиплексированном режиме со скоростью 1 транзакция за 4 такта проца? Есть у кого-нибудь опыт на эту тем?

Естественно, при правильной разводке на 4-х слойке, согласующих резюках, пин-пин и т.д.