Здравствуйте.
Слышал о том, что при работе с блочной памятью ПЛИСа имеет место явление латентности. Насколько я понимаю, этим термином обозначается задержка в передачи данных, кратная периодам тактовой частоты?? Использую ПЛИС ф.Xilinx, в XAPP463 (Using Block RAM in Spartan-3 Generation FPGAs) приведена диаграмма чтения/записи в память и никакой латентности там я не увидел. Объясните пожалуйста что подразумевается под этим термином применительно к данной памяти, если конечно такое явление вообще имеет место.

Если я правильно понимаю, то речь идет о появлении данных на выходе при выполнении операции чтения на такт позже, чем появится адрес на входе памяти. Т.е. как будто-бы у Вас есть дополнительный регистр адреса на входе памяти.

Да, так. Вообщем свой вопрос я задал потому, что видел утверждение примерно в такой форме: "Необходимо учитывать латентность синхронной памяти при пакетном режиме обмена данными". Речь шла о блочной памяти ПЛИСа Spartan3 в общем виде - т.е безотносительно к какой-либо конкретной реализации этой памяти. Справедливо ли такое утверждение??

Да, безусловно верно. Т.к. при пакетной передаче данных первый блок данных из памяти по запрошенному начальному адресу появится с задержкой в один такт. Протокол обмена должен это учитывать и позволять задержать первую фазу данных при чтении на один такт, а дальше уже читать потоком.

Выход блочной памяти у спартана3 по умолчанию асинхронный, поэтому задержка не кратна периоду тактовой, а меньше. Например период тактовой 10нс, после фронта тактовой данные появились на выходе через 4нс - это и есть латентность. До следующего фронта (по которому эти данные будут где-то защелкнуты) остается 6нс - можно использовать с толком (преобразовать и тп).

2Leka:
Цитирую Spartan-3 Complete Datasheet:


Надеюсь переводить не нужно?

Имел в виду, что защелка по адресу, а не по выходу данных.