Глянте вот сюда, там всё расписанно, помогите! Нужна ПЛИС с поддержкой LVDS, помогите плиз!

Циклон 2 от Альтеры

Т.е. нужна ПЛИС с поддержкой LVDS18 - это 1.8 вольта, да ? Если да, то это существенно ограничивает возможные ПЛИС. Собственно, у Xilinx такового нет ни у Spartan-3, ни у Virtex2, ни у Virtex4. Насчет Altera Cyclon2 точно сказать не могу, но на первый взгляд и у этого семейства поддержка только LVDS25 (поправьте, если эти данные неверны).
Вообще, зайдите на www.altera.com, www.xilinx.com или другого производителя микросхем программируемой логики - там все на английском, ознакомитесь с возможностями CPLD/FPGA, определитесь, что вам нужно.

в ДШ (на камеру) указан именно LVDS18, хотя, имхо, вполне реально заюзать LVDS25 - плис только на прием по LVDS используется. Сейчас не помню уже, но по уровням сигналов там должно проходить "LVDS18 --> LVDS25"

Почитал я ссылку, не понял, почему LVDS должен быть особенный. Оба циклона, и первый, и второй, нормально работают с LVDS.
"Протокол LVDS" - слова неправильные, LVDS - это физический интерфейс, он определяет только уровни сигналов. А слово "протокол" определяет последовательность передачи чего-то. Часто под словом "LVDS" подразумевают (и зря) систему из сериализатора и десериализатора с уровнями LVDS в последовательном канале. Вам это надо? Тогда в Quartus даже мегафункция такая есть.
А вообще задаёте на нужных парах выводов ПЛИС уровни LVDS, запитываете банк с этими выводами от 2,5 В и запихиваете внутрь ПЛИС любой протокол.

ПЛИС Actel семейства ProASIC3 начиная с A3P250 Поддерживают LVDS1.8
Собственно http://www.actel.com/documents/PA3_DS.pdf

Это серьезно, в каком-нибудь циклоне2 можно полноценный сериализатор/десериализатор построить, скажем на 60МГц входной частоты с последующей упаковкой на три канала и умножением тактовой на 7 ?

Ну зачем сразу караул LVDS подерживает множество FPGA. Например от Xilinx'a даже самый маленкий Spartan3 имеет намного больше чем две пары LVDS приемников, которые нужны чтобы принять сигнал от камеры. То что там LVDS25, а у камеры LVDS18 - это по моему неимеет значения: 25 и 18 показывает от каких напряжений питается буфера, а на LVDS стороне напряжение одинаковые. Например в одном моем проекте передачик питался от 3.3 а приемник от 5 волт - без проблем. Самое главное что в описании камеры явно написано, что разница напряжений не меньше 100 и не больше 200 мв а это удовлетворяет спецификацию LVDS приемника.
Лично я в этом проекте вижу проблему не в LVDS-е, а в том что раньше неприходилось работать с FPGA. Если есть CPLD с LVDS (я этого незнаю - может народ подскажет), тогда есть надежда, при упорной работе, в разумных сроках проект успешно закончить. С FPGA с нуля быстро неполучится (это со своего опыта ). Там смотри и камеру перестанут вупускать

Спасибо всем большое, кто откликнулся!!!
Моей благодрности нет предела!=) Узнал кучу интересного про LVDS=)