В мануале на LPC2106 пишут:

"UART FIFO Control Register, bits7:6 - Rx Trigger Level Select
00: trigger level 0 (default=’h1)
01: trigger level 1 (default=’h4)
10: trigger level 2 (default=’h8)
11: trigger level 3 (default=’he)
These two bits determine how many receiver UART1 FIFO characters must be written
before an interrupt is activated. The four trigger levels are defined by the user at
compilation allowing the user to tune the trigger levels to the FIFO depths chosen."

Последнее предложение меня повергает в лёгкий транс Каким образом при компиляции можно менять пределы заполнения буфера, при достижении которого выставляется прерывание?????? И вообще, каким боком здесь компилятор??? Вдруг пишу в машинных кодах

Я тоже долго перечитывал и задавал этот вопрос на сахаре. Пришли к выводу что они просто сделали copy-paste с документации на макрофункцию для ПЛИС.

А в чём шок-то?
Лично я это перевожу как:
Четыре уровня срабатывания задаются пользователем на этапе компиляции и позволяют регулировать уровень срабатывания глубины FIFO.

На самом деле эти четыре уровня жёстко заданы железом и программист просто сам должен выбрать один из них и вставить себе в программу.