Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Разводка тактовой для Cyclone
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
sK0T
Есть задача --- от одного генератора запитать оба PLL циклона. Судя по документации, надо подать частоту и на clk0/clk1 и на clk2/clk3. Вопросов в связи с этим два:

1) а можно не используемые ноги clk повесить на землю, а то в документации как-то не понятно написано или я так читаю плохо;

2) а как бы это развести посимпатичее? Если верить заветам предков, то длины проводов до этих ног надо выравнять, так? Но как? Или сделать Т-образный подвод? Но я его как-то затрудняюсь просчитать. В общем жду подсказок!
sazh
) а можно не используемые ноги clk повесить на землю, а то в документации как-то не понятно написано или я так читаю плохо;

В рапорте *.pin даны рекомендации и по этому поводу. (По каждому пину)
Iouri
1) неипользованые ноги можно оставить весеть в воздухе
2) незабудьте поствить последовательно резисторы 22-47 ом
sK0T
Цитата(Iouri @ Sep 7 2006, 16:14) *
1) неипользованые ноги можно оставить весеть в воздухе

Ну а к земле-то их можно привесить? Они внутри ПЛИС как подключаются?

Цитата
2) незабудьте поствить последовательно резисторы 22-47 ом

Так рассчитано всё двадцать раз, это понятно. ;-)
maksya
Цитата(sK0T @ Sep 7 2006, 14:12) *
2) а как бы это развести посимпатичее? Если верить заветам предков, то длины проводов до этих ног надо выравнять, так? Но как? Или сделать Т-образный подвод? Но я его как-то затрудняюсь просчитать. В общем жду подсказок!
Не понял, зачем выравнивать? Хотите избавиться от фазового сдвига синхросигналов на входах двух разных PLL? Зачем? Можете расписать подробнее планируемое clock tree...

Цитата(Iouri @ Sep 7 2006, 16:14) *
2) незабудьте поствить последовательно резисторы 22-47 ом
Можете пояснить назначение этих резисторов.
sK0T
Цитата(maksya @ Sep 8 2006, 12:00) *
Цитата(sK0T @ Sep 7 2006, 14:12) *

2) а как бы это развести посимпатичее? Если верить заветам предков, то длины проводов до этих ног надо выравнять, так? Но как? Или сделать Т-образный подвод? Но я его как-то затрудняюсь просчитать. В общем жду подсказок!
Не понял, зачем выравнивать? Хотите избавиться от фазового сдвига синхросигналов на входах двух разных PLL? Зачем? Можете расписать подробнее планируемое clock tree...

Цитата(Iouri @ Sep 7 2006, 16:14) *
2) незабудьте поствить последовательно резисторы 22-47 ом
Можете пояснить назначение этих резисторов.


Эм. Ну как сказать… Без понимания зачем нужны резисторы будет довольно сложно ответить на вопрос, зачем у них длины должны быть одинаковые… В двух словах: дорожка на плате — это линия передачи со своим Z. Резисторы нужны для того, что-бы не было отражений сигнала и прочей гадости типа всплесков на фронтах. А длины дорожек при этом должны быть одинаковыми, что-бы не ставить никаких буферов клоков.
LeonY
Цитата(sK0T @ Sep 8 2006, 10:23) *
Цитата(maksya @ Sep 8 2006, 12:00) *

Цитата(sK0T @ Sep 7 2006, 14:12) *

2) а как бы это развести посимпатичее? Если верить заветам предков, то длины проводов до этих ног надо выравнять, так? Но как? Или сделать Т-образный подвод? Но я его как-то затрудняюсь просчитать. В общем жду подсказок!
Не понял, зачем выравнивать? Хотите избавиться от фазового сдвига синхросигналов на входах двух разных PLL? Зачем? Можете расписать подробнее планируемое clock tree...

Цитата(Iouri @ Sep 7 2006, 16:14) *
2) незабудьте поствить последовательно резисторы 22-47 ом
Можете пояснить назначение этих резисторов.


Эм. Ну как сказать… Без понимания зачем нужны резисторы будет довольно сложно ответить на вопрос, зачем у них длины должны быть одинаковые… В двух словах: дорожка на плате — это линия передачи со своим Z. Резисторы нужны для того, что-бы не было отражений сигнала и прочей гадости типа всплесков на фронтах. А длины дорожек при этом должны быть одинаковыми, что-бы не ставить никаких буферов клоков.

T-образный подвод - из моей практики, это самое плохое, что можно придумать. Всегда возникают проблемы с termination. Если действительно надо заводить на 2 пина, ИМХО, лучше использовать daisy-chain, а фазовые разбежки, если это критично, компенсировать на самой PLL. А еще лучше заводить на один пин, а внутри кристалла каскадировать PLL. На счет последовательных резисторов - если дорожка короткая, то они нафиг не нужны, даже HyperLynx их не требует.
AlexanderX
T-образная разводка тактовых сигналов на двух потребителей согласуется звездой состоящей из трех резисторов. Сопротивление каждого резистора R = Z/3. Где Z волновое сопротивление дорожки. Наличие этих резистров обязательно даже при коротких дорожках. wink.gif Читаем "Начальный курс черной магии".

Выравнивание длин дорожек необходимо для совпадения фаз генерируемых частот. Разрешающей способности подстройки фазы PLL в Cyclone не достаточно для точной компенсации фазовой ошибки.

Поскольку PLL в Cyclone запитывается ТОЛЬКО с глобального тактового входа, а не с глобальной сети, то каскадирование PLL возможно только при помощи ВНЕШНЕЙ петли - о выравнивании фаз в этом случае лучше вообще забыть. cranky.gif
maksya
Цитата(sK0T @ Sep 7 2006, 16:56) *
Цитата(Iouri @ Sep 7 2006, 16:14) *

1) неипользованые ноги можно оставить весеть в воздухе

Ну а к земле-то их можно привесить? Они внутри ПЛИС как подключаются?
На днях заглянул в схему отладочной платы с Cyclone2. Там один пин clk заведен именно на землю. Что касается того, как этот пин подключается внутри ПЛИС - общую схему (напрямую на линию глобального клока + вход мультиплексора выход которого = source clock PLL) можно посмотреть в Cyclone Handbook. IMHO, если Вы НЕ объявите соответствующий сигнал проекта (которому присвоите пин clk) как Global Clock, то его подключение снаружи на землю никак не повлияет. Подтверждением тому служит вышеупомянутая отладочная плата.

Цитата(sK0T @ Sep 8 2006, 12:23) *
Эм. Ну как сказать… Без понимания зачем нужны резисторы будет довольно сложно ответить на вопрос, зачем у них длины должны быть одинаковые… В двух словах: дорожка на плате — это линия передачи со своим Z. Резисторы нужны для того, что-бы не было отражений сигнала и прочей гадости типа всплесков на фронтах. А длины дорожек при этом должны быть одинаковыми, что-бы не ставить никаких буферов клоков.
Освежил в голове сведения про согласование линий связи smile.gif На практике пока не сталкивался с этим, поэтому и тормознул. Правда исходя из той же теории последовательного согласования линий следует, что резистор, который необходимо ставить в линию, в сумме с выходным сопротивлением генератора должен быть равен волновому сопротивлению дорожки. Иными словами необходим точный расчет параметров линии для правильного согласования. В таком случае несколько смущают цифры 22-47 Ом. Эти цифры выработаны практикой? Приблизительно в каких пределах находится длина дорожек, которые можно терминировать такими резисторами?

Про T-образную схему тоже стало понятно.

Цитата(LeonY @ Sep 8 2006, 15:07) *
T-образный подвод - из моей практики, это самое плохое, что можно придумать. Всегда возникают проблемы с termination. Если действительно надо заводить на 2 пина, ИМХО, лучше использовать daisy-chain, а фазовые разбежки, если это критично, компенсировать на самой PLL. А еще лучше заводить на один пин, а внутри кристалла каскадировать PLL. На счет последовательных резисторов - если дорожка короткая, то они нафиг не нужны, даже HyperLynx их не требует.
Что такое daisy-chain примерно представляю, но не могли бы Вы поподробней расписать схему. И еще, по-моему AlexanderX прав в том, что каскадировать PLL изнутри не получится.

Цитата(AlexanderX @ Sep 8 2006, 16:09) *
Поскольку PLL в Cyclone запитывается ТОЛЬКО с глобального тактового входа, а не с глобальной сети, то каскадирование PLL возможно только при помощи ВНЕШНЕЙ петли - о выравнивании фаз в этом случае лучше вообще забыть. cranky.gif
Так выравнивание фаз вообще непонятно зачем здесь? По-моему проблема только в согласовании.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.