Здравствуйте все!
Могу ли я хоть как-нибудь присвоить одинаковую логическую эквивалентность двум gate с разным числом выводов? В лоб не получается: Library Executive ругается и не даёт. Может быть, перегнать библиотеку в формат ASCII и ручками поправить? Кто-нибудь пробовал? Какие могут быть последствия? (неохота долго творить такое и через несколько дней где-нибудь что-нибудь рухнуло)
Объясню, зачем это мне надо. Нарисовал Altera в нескольких банках, под каждый банк отвёл свою gate. Теперь хочу перекидывать цепи (pin swap) между выводами двух соседних банков, а оно не даёт, разрешает только внутри одного банка.

Кажись низя.
Вы, видимо, не так по банкам разбили. У нас рисовали три банка - питание, загрузка и свопируемые.
Никаких проблем не было

Сделать в Pcb это можно при помщи замены корпуса, где будут один gate, но я так понимаю Вам нужна будет обратная анатация, через eco файл. А тут возникнут проблемы. Лучше сразу рисовать библиотечный элемент с возможностью переброски пинов.

Жаль. А так два банка по 1,8В, остальные по 3, и оно бы меня за руку ловило, если бы я не туда переставлял.

1. Вариант. Наиболее гибкий.
Имеем к примеру Alteru с 144 пинами I/O Выводы питания (1) в один символ, а остальные отлтчные от I/O (2) во второй симвал, а третий символ будет на один пин (3), собственно I/O). Если нужны дифпары, то на два пина символ I/O. В символах 1 и 2 необходимо указать пин десы, в 3 пин дес отсутствует.
Создаем компонент с 146 секциями. Вначале в однородный компонент заганяем I/O. Затем меняем тип на неоднородный и два символа I/O меняем на символ 1 и 2 (удобно 1 и 2). После этого добавляем корпус. В таблице с пинами росставляем эквивалентность гейтов I/O как требуется в проекте. Затрат минимум, но каждый пин сам по себе, можете растянуть хоть по одному пину на каждый лист схемы. При оптимизации в РСВ схема не получает через ECO два порта на цепь.

Недостаток такого подхода
1) необходимо рисовать символ на схеме графикой и текстом добавлять необходимые надписи.
2) под проект нужно немного рихтовать компонент. Как правило все I/O эквивалентны.

2. Вариант 2. Менее трудоемкий, но с некоторыми ньюансами. Порты на схеме необхлдимо сажать непосредственно на пины, что бы не получить два порта на связь. Символ с I/O должен быть на одном листе.

Рисуете опять же три символа. 1 и 2 как в варианте 1, а третий со всеми I/O. Можете сначале в схеме нарисовать "коробочки" (любое колличество), наполнить пинами, а затем сохранить символ. Вариантов создания и сохранения маса. Использование в схемном редакторе опций селекции позволяет в нарисованной схеме выхватить символ и сохранить его в библиотеке или же перенести в редактор символов и там уже доработать и сохранить в библиотеке.

Это основные варианты, на мой взгляд. Вариаций море. Описание схематичное, без подробностей. "Кирпичи" требуют надлежащего внимания.

Успiхiв

Спасибо большое. Теперь-то так и буду делать. Только я уже вручную обошёлся Вот такую картинку нарисовал, для EP2C20F256.

В дополнение

Успiхiв

Будьте так добры, переведите, пожалуйста, на русский. Технический английский ещё туда-сюда, с бытовым украинским никогда не было проблем, но технический украинский - слабО

При використанні Util/optimize Net/Manual Bate Swap видно різницю між компонентам

При использовании Util/optimize Net/Manual Bate Swap видно разницу между компонентами


Варіант компонента, який дозволяє робити оптимізацію в РСВ через Swap Gate.
При цьому зміни через ECO в схемі відбуваються шляхом зніни номера піна. На відміну від
варіанту через Swap Pin жодного втручання в порти і зв'язки.

Вариант компонента, оптимизация расположения выводов чезез Swap Gate.
При этом изменения через ECO в схеме происходят путем смены номера пина.
В отличии от варианта через Swap Pin никаких изменений в связи и порты.


Можлива перестановка IO лише в середині BANK
Возможна перестановка IO только внутри BANK
Gate Eq IO по банках
Gate Eq IO по банках

Можлива перестановка всіх IO
Возможна перестановка всех IO
Gate Eq у всіх IO однаковий
Gate Eq у всех IO один и тот же.

Можлива перестановка IO диф. парами
Возможна перестановка IO диф. парами
Gate Eq у всіх IO однаковий
Gate Eq у всех IO один и тот же.


Сиимвол живлення EP1C6T144_PWR
Сиимвол питания EP1C6T144_PWR

Gate IO з одного піна
Gate IO с одного пина

Gate IO з пари пінів
Gate IO с пары пинов

Можливі варіанти з використанням трьох наведених.
Возможны варианты с использование трех указанных вариантов.
В дополнение к последнему. Компонент создается под проект. Компонент будет содержать по максимуму диф-пары/ пины одного банка/ все остальныэ пины. Чаще всего используется вариант со всеми равно эквивалентными пинами и еквивалентными внутри банка.

Успiхiв

При необходимости перевода с украинского (или, например, с польского) подобного текста можно воспользоваться on-line переводчиками, с украинского - например, Ruta на http://www.meta.com.ua/, вставляете до 5000 символов, получаете перевод (с украинского вполне качественный)

Вполне работающий способ. Создаем 1 символ из всех первоначальных, заново расставляем Pin Number (не Pad Number !!!), убираем лишние точки привязки и аттрибуты. Если есть несвопируемые пины, тупо убиваем их. Затем в библиотеке создаем копию исходного компонента, отключаем старые символы, прицепляем 1 новый и обновляем в проекте. С обратной аннотацией особых проблем не вижу. Когда все переставили и развели, заменяем компонент на старый, а из ECO-файла убираем 2 строки о заменах компонента. Последнее еще не пробовал