Скажите, пожалуйста где моя ошибка:
PCLK у меня 55.296 МГц (кварц 11.0592 Х 5)
при максимальнозаданной частоте работы ADC 4.25 МГц время преобразования должно быть~2.5 uS
у меня получается в 2 раза больше.
Заранее спасибо.
Полная версия этой страницы: LPC2138
Цитата(Muzalew @ Nov 17 2006, 12:00) 
PCLK у меня 55.296 МГц (кварц 11.0592 Х 5)
при максимальнозаданной частоте работы ADC 4.25 МГц время преобразования должно быть~2.5 uS
у меня получается в 2 раза больше.
при максимальнозаданной частоте работы ADC 4.25 МГц время преобразования должно быть~2.5 uS
у меня получается в 2 раза больше.
1. Проверь AD0CR.CLKDIV
2. Как замеряется время преобразования
Цитата(abcdefg @ Nov 17 2006, 12:59)
Цитата(Muzalew @ Nov 17 2006, 12:00)
PCLK у меня 55.296 МГц (кварц 11.0592 Х 5)
при максимальнозаданной частоте работы ADC 4.25 МГц время преобразования должно быть~2.5 uS
у меня получается в 2 раза больше.
1. Проверь AD0CR.CLKDIV
2. Как замеряется время преобразования
AD0CR.CLKDIV у меня равен 0x0C он как раз и дает минимальное время преобразования.
Режим ADC программный. выставляю 1 на порт после старта преобразования и снимаю ее на входе прерывания. Конечно, тут влияет время реакции на прерывание, не не может же оно быть таким большим!
Цитата(Muzalew @ Nov 17 2006, 12:30)
Конечно, тут влияет время реакции на прерывание, не не может же оно быть таким большим!
Тормозните ADC раз в 256 и узнаете время пожираемое Вашим обработчиком, если вдруг время преобразования примерно пропорционально увеличится.
Проверь регистр VPBDIV если VPBDIV = 0x02, то сигнал после ФАПЧ(кварц 11.0582*5) делится на 2.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.