Собственно, стоит задача передать 2,4 Гбит/сек, стандарт - LVDS. Из доступных решений пока найдено только DS90CR485/DS90CR486, и Stratix II GX.
У первого не нравится цена - и приёмник, и передатчик стоят по 30$, а также нет промышленного диапазона, и потом, там используется CMOS DDR. Зато и пиковая скорость тоже приятна - 6,4 Гбит/сек.
У Стратикса цена не впечатлила совершенно, как и "толстый" корпус, хотя функций собственно передачи у него меньше.

Хотелось бы услышать реальные альтернативы, а также то, насколько ощутимым может быть отсутствие pre-emphasis (у обоих он есть), DC-balance (избыточное кодирование по типу чётности, присутствует только у DS90xxxxx).

Передавать в основном предполагается на небольшие расстояния, порядка десятков сантиметров, в межплатных подключениях, а также по кабелю. В идеале - 800 Мбит/канал, но если уж совсем ничего не получится, придётся брать Spartan с его DDR 622 Мбит/с. Хотя выделять больше трёх пар под данные в разъёме проблематично.

тогда сколько вы готовы выложить за подобное решение? ПЛИСы с SerDes, пожалуй, есть у всех основных производителей (за исключением Актел).

если под DC-balance подразумевается кодирование 8b/10b, то оно может быть реализовано на логике (в плис).

если не секрет, какой из Спартанов на такое способен и при каком режиме? всеже для того S3E режим работы больше теоретический (при 311МГц тактовой-то): органичения на использование трасс глобальных клоков + невозможность задействования DCM.

Чем дешевле, тем лучше. В принципе, это по определению должно быть не дороже чипа от National Semiconductor плюс какой-нибудь завалящий FPGA (XS3S100E), то есть 30-45$. Но лучше - меньше, так как плата там будет не одна.


DC-balance - это дополнительное кодирование, которое правильнее было бы назвать 6b/7b, хотя лично я не уверена, что коды задаются независимо для всех каналов. Подробнее прочитать можно тут:
http://www.maxim-ic.com/appnotes.cfm/an_pk/3821
Собственно, я ещё не знаю, нужен ли он - на DSxxxx эта функция программируется, и хотелось бы узнать реальный опыт. По словам производителя - "типа, круто" (что неудивительно).


Это да; если множить каналы, то реально получится 167 Mhz*2 (на 1200-ом), то есть всего 334 Мбит на канал. Иначе нет сдвига фазы CLK90/CLK270, необходимых для DDR. А хотелось бы иметь больше при меньшем количестве пинов в разъёме.

Подам мысль: если хотите дешево передать 2.4Гб, то используйте LVDS-шину с сериализацией (не путать с DDR!). Дешевые семейства, Ciclone/Spartan имеют 622МБ LVDS сердесы на пин, 4 LVDS пары + клок будут хорошим решением. Подберите подходящий разъем и не мучайтесь с отдельными микросхемами сердесов.

Кстати, сейчас под рукой нет даташита, но вторые циклоны ИМХО обеспечивают и 800Мбит на пин, так что уложитесь в три пары + клок.

А то что вы говорили о Stratix II GX - у них принципиально иные приемопередатчики с восстановлением клока из данных (хотя есть и обычные LVDSы). Пока этот вариант за 30$ не заимплементишь.

Нету там передатичков на 800; только приёмники. А передача возможна только на 640 Мбит. У Спартана, как было замечено выше, такого нет и подавно. Поэтому и мучаюсь.

P.S. Чипы DSxxxx, кстати, работают именно с сериализацией - внутри у них собственных PLL, и по отдельной линии передаётся умноженный клок.

Ну и?

Со скоростями до 2.4 Гбит не работал, но в текущем проекте испрользую трансивер фирмы Cypress CYP15G0101DXB-BBXC. Пропускная способность до 1.5Гбит (HOTLink II, FibreChannel, Gbit Ethernet). Приемник и передатчик полностью независимые. При максимальной скорости обмена тактирование микросхемы частотой до 150МГц.
В итоге для управления можно обойтись SPARTAN3. Дополнительно для трансивера требуются микросхемы драйвера и эквалайзера для согласования. Стоимость трансивера в районе 26-27$. Корпус BGA100.

Тогда DS90CR485/6 лучше; у Cypress'а всего один канал, и HDTV в полтора гигабита явно не влезет


Промышленка (-40 - +85)?

CYP150401:
- до 4-х каналов 8 бит; либо 2x16 либо 1x32 бит
- есть -40...+85
- версия CYP15G0403 с независимыми клоками для отдельных каналов

А продукцию TI смотрели?
General Purpose Gigabit Transceivers

Приветствую!


На короткие расстояния TI TLK2501 - TLK3101 самое то. У меня сейчас работают TLK2501. По стандартным метровым SATA кабелям - до 240 МГбайт/сек в обе стороны без всяких проблем, с минимальной логикой для управления. На 3101 при длинне 0.75 М передавало до 300 МГбайт/сек
В принципе можно и дальше но с соответствующими кабелями.

Удачи! Rob.

Цена промышленного CYP15G0101DXB-BBXI будет от 32$ в зависимости от количества. Смотрел на сайте AVNET. 4-х канальный вариант CYP15G0403DXB-BBXI будет стоить уже от 102$ (дороговат). Но вам он и не нужен. Достаточно установить 2-х канальный индустриальный CYP15G0201DXB-BBI (его цена от 73$). Входная/выходная шина данных каждого передатчика/приемника 8 бит. Если сгрупперовать оба передатчика на одну задачу то теоретически можно получить до 3Гбит. Цена конечно кусачая, но есть два плюса: во-первых и приемники и передатчики в одном корпусе; во-вторых через микросхему драйвера можно сигнал выдавать сразу на коаксиал, в итоге имеем экономиию контактов на разъеме (правда нужны разъемы с радиочастотными контактами) и нет проблем с рассогласованием сигналов (если тянуть несколько LVDSных пар). Корпус BGA196.

если можно - то чуть подробнее об этом. Мне надо передать данные на скорости в 1Гбит/с на 7...10 метров.........

У TI в основном C-диапазон.




То есть обычного дифференциала на 1.25 ггц (экранированные пары) будет не хватать?

Честно говоря, при таком раскладе мне всё больше и больше начинает нравиться второй Виртекс, XC2V40

Кто вам такое сказал? Практически все выпускается только в I (-40 +85).

Посмотрите еще и micrel.com SY...
хвалить не буду, но на вопросы отвечу.
Удачи!

У меня стоят два канала на базе TLK2501. Данные от ADC гонятся в плату обработки.
Для управления и предварительной обработки на плате ADC стоит Spartan3-400. Хотя только для управления хватило бы и 50. Плата ADC и плата приемника двухслойная. Для соединения используется кабели 1м и разъемы от SATA интерфейса. При работе ошибок передачи не наблюдаю.

При экспериментах с TLK1501 я подключал в качестве среды передачи витую пару 5e длинной 10 м . Как ни странно линк был. Однако уровень ошибок передачи был для меня неприемлем.

На десятки метров лутше использовать оптику. К темже TLK2501 - TLK3101 подключается SFP отический приемопередатчик и тогда от 500 м до 10 км можно пробить.

Удачи! Rob.

Просто по опыту видео-кодеков с промышленкой там было явно негусто.
В любом случае, при равной цене FPGA универсальнее... наверное. Мне ведь ещё шинный коммутатор нужен.

В принципе, если обмен идет на небольшие расстояния (не более 10 метров), то на таких частотах хватит и экранированной витой пары, но нужен хороший высокочастотый разъем

Теоретически по документации LVDSы можно разогнать до 840 Мбит/с, стоимость XC2V40-5CS144I примерно 80$, что при экономии на дополнительных корпусах трансиверов по-моему приемлемо.

Желаю удачи в разработке.

Так ведь на DS90CR485 8 пар + клок надо. FPGA умеет source-synchronous, а 4х640 Мбит/с
сегодня все могут.

А кто использовал SN65LV1023A/SN65LV1224B (10-MHz To 66-MHz, 10:1 LVDS SERIALIZER/DESERIALIZER) какие впечатления, как с ошибками передачи.
Хочу попробовать в новых разработках, для уменьшения количества соединяющих проводников.

И еще вопрос: Можноли сделать так, на одной плате поставить передатчик SN65LV1023A, а на другой принимать данные с помощью ПЛИС (например Cyclone), и какие будут трудности при такой реализации?

Приветствую!

Я использовал TI SN65LVDS93 как передатчики а приемнком был Virtex2.
4 ADC по 14 бит 66 MHz передавались по печатке или по 10 витым парам на расстояние от 5 см до 3 М.
Результаты очень хорошие!
Трудности в основном в реализации правильного приемника в FPGA, с жестким учетом времянок.

Успехов! Rob.

Клок там общий, а лишние пары можно запросто выкинуть, они там очень хорошо расписаны по входным разрядам (порт - 24 бита, Вы не забыли?) По 6 бит на канал (x3), DDR (это x2), плюс ещё 6 микшируются. В смешанных каналах биты передаются неудобно, потому, как мне кажется, лучше на них забить - если, конечно, не нужна полная проускная способность. Эти два "лишних" канала там вообще устроены по-дурацки - в режиме не-DC-balanced они частично заполняются дублями, и пустыми битами.

Но, как было выше сказано, наверное дело-таки закончится Виртексом...

При этом судя по документации, реально идет тактирование по обоим фронтам, т.е. в итоге имеем 48 бит за такт, только тогда получим полную пропускную способность 6,5 Гбит/с. При этом реально для 2,4 Гбит/с достаточно использовать только половину дифферкенциальных пар данных и одну пару CLK.

Да это и так всё ясно; но цена... И потом - "толстый" корпус (мне больше нравится CSBGA), отсутствие "промышленки"... Нет, скорее всё-таки Виртекс