Может кто поковыряется в коде да посоветует че нибудь. Вроде все требования стандарта выполнил. Как только отключаю сигналы DEVSEL# и TRDY# - начинает грузиться. Хотя управляю ими имхо правильно. Код могу намылить, а могу и пристегнуть на форум - по желанию трудящихся.

Пристегни на форуме код. А что это за ядро такое?

Ядро - самопал. Должно поддерживать пространство ИО и МЕМОРИ. Прием данных от pci, кое-какая обработка и обратно в pci

Могу посоветовать взять ChipScope Pro и посмотреть, на какой транзакции (при каких сигналах) просиходит зависание. Хотя Вы и предполагаете правильность управления, но материнская плата может думать иначе. Поэтому самый реальный путь к избавлению от зависаний - точное установление их причины в форме временной диаграммы.

Попробую chipscope

Может для начала покрутить какой нибудь testbenchик ну хоть от PLDA. Когда то давно он мне сильно жизнь облегчил.

Времена предустановки и удержания сигналов относительно клока соблюдены?

В том то и дело что нет заведомо правильного testbench. А от ксилинксовской корки можно как нибудь tb прикрутить?



На выходных еще раз проверю...

Я тут с ответами запутался - не обращайте внимания...

Вот нашел в форуме и хочу уточнить:
упоминается какая-то программа:"модель от синопсиса для моделирования pci-шины, для генерации тестовых последовательностей и т.д."
Вы пишете:"Переложил в /pub/Modeling/Synopsys PCI-X SmartModel v2 ".
Можно поподробнее - где это взять?

Есть на местном ФТП, но у Вас пока нет туда доступа. Так что ищите другие пути...